WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007099873) 電子部品の実装方法及び実装装置、並びに半導体装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/099873    国際出願番号:    PCT/JP2007/053394
国際公開日: 07.09.2007 国際出願日: 23.02.2007
IPC:
H05K 13/04 (2006.01), H05K 13/02 (2006.01)
出願人: KABUSHIKI KAISHA TOYOTA JIDOSHOKKI [JP/JP]; 2-1, Toyoda-cho, Kariya-shi, Aichi 4488671 (JP) (米国を除く全ての指定国).
KIMBARA, Masahiko [JP/JP]; (JP) (米国のみ)
発明者: KIMBARA, Masahiko; (JP)
代理人: ONDA, Hironori; 12-1, Ohmiya-cho 2-chome Gifu-shi, Gifu 500-8731 (JP)
優先権情報:
2006-051888 28.02.2006 JP
発明の名称: (EN) METHOD AND APPARATUS FOR MOUNTING ELECTRONIC COMPONENT AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) PROCEDE ET APPAREIL DE MONTAGE DE COMPOSANT ELECTRONIQUE ET PROCEDE DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR
(JA) 電子部品の実装方法及び実装装置、並びに半導体装置の製造方法
要約: front page image
(EN)Provided is a method for mounting semiconductor elements at a plurality of mounting positions on the front plane of a circuit board, respectively, through a solder. A plurality of pairs of semiconductor elements, i.e., at least a part of the semiconductor elements to be mounted on the circuit board, are laminated by being arranged at the same positions as the mounting positions and are stored in a storing hole of a storing section. The semiconductor elements are taken out pair by pair from the storing section by a placing jig by maintaining the semiconductor elements in the mounting position arrangement. The semiconductor element pair taken out from the storing section are transferred to the circuit board by the placing jig, holding of the semiconductor element pair is released, and the semiconductor element pair are arranged at the mounting positions on the circuit board.
(FR)La présente invention concerne un procédé de montage d'éléments semi-conducteurs dans une pluralité de positions de montage à l'avant d'une carte de circuit, respectivement, par le biais d'une soudure. Une pluralité de paires d'éléments semi-conducteurs, c.-à-d., au moins une partie des éléments semi-conducteurs à monter sur la carte de circuit, sont stratifiés par placement aux mêmes positions que les positions de montage et ils sont rangés dans une cavité de rangement d'une section correspondante. Les éléments semi-conducteurs sont sortis paire par paire de la section de rangement par un montage de brasage en maintenant les éléments semi-conducteurs en position de montage. La paire d'éléments semi-conducteurs retirée de la section de rangement est transférée à la carte de circuit par le montage de brasage, le maintien de la paire d'éléments semi-conducteurs est libéré et la paire d'éléments semi-conducteurs est placée dans les positions de montage sur la carte de circuit.
(JA) 回路基板の表面の複数の実装位置にそれぞれ半導体素子を半田を介して実装する実装方法が開示される。前記回路基板に実装すべき複数の半導体素子のうちの少なくとも一部である半導体素子の組が、前記実装位置の配置と同じ配置にした状態で複数積層して収容部の収容孔に収容される。移載治具によって、前記半導体素子を一組ずつ、半導体素子の配置を前記実装位置の配置に維持した状態で前記収容部から取り出す。前記収容部から取り出された半導体素子の組を、前記移載治具によって前記回路基板に移送し、そして前記移載治具による一組の半導体素子の保持を解除して、一組の半導体素子を前記回路基板上の実装位置に配置する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)