処理中

しばらくお待ちください...

設定

設定

1. WO2007099664 - 半導体集積回路

公開番号 WO/2007/099664
公開日 07.09.2007
国際出願番号 PCT/JP2006/319535
国際出願日 29.09.2006
IPC
H01L 21/822 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
H01L 21/82 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
H01L 27/04 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
CPC
G09G 3/296
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix ; no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
22using controlled light sources
28using luminous gas-discharge panels, e.g. plasma panels
288using AC panels
296Driving circuits for producing the waveforms applied to the driving electrodes
H01L 2224/05554
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
0555Shape
05552in top view
05554being square
H01L 2224/06179
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
06of a plurality of bonding areas
061Disposition
0612Layout
06179Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
H01L 2224/49179
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
49of a plurality of wire connectors
491Disposition
4912Layout
49177Combinations of different arrangements
49179Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
H01L 24/06
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
24Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
06of a plurality of bonding areas
H01L 24/49
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
24Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
49of a plurality of wire connectors
出願人
  • 松下電器産業株式会社 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 〒5718501 大阪府門真市大字門真1006番地 Osaka 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
  • 松永 弘樹 MATSUNAGA, Hiroki; null (UsOnly)
  • 前島 明広 MAEJIMA, Akihiro; null (UsOnly)
  • 金田 甚作 KANEDA, Jinsaku; null (UsOnly)
  • 安藤 仁 ANDO, Hiroshi; null (UsOnly)
  • 前田 栄作 MAEDA, Eisaku; null (UsOnly)
発明者
  • 松永 弘樹 MATSUNAGA, Hiroki; null
  • 前島 明広 MAEJIMA, Akihiro; null
  • 金田 甚作 KANEDA, Jinsaku; null
  • 安藤 仁 ANDO, Hiroshi; null
  • 前田 栄作 MAEDA, Eisaku; null
代理人
  • 前田 弘 MAEDA, Hiroshi; 〒5410053 大阪府大阪市中央区本町2丁目5番7号 大阪丸紅ビル Osaka Osaka-Marubeni Bldg. 5-7, Hommachi 2-chome Chuo-ku, Osaka-shi Osaka 5410053, JP
優先権情報
2006-05657502.03.2006JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTEGRE A SEMI-CONDUCTEUR
(JA) 半導体集積回路
要約
(EN)
On a semiconductor chip in a semiconductor integrated circuit, a plurality of circuit cells each of which has a pad are formed along a first chip side of the semiconductor chip. Among the circuit cells, at least one circuit cell positioned in the vicinity of an end portion on the first chip side is arranged to shift stepwise in a direction of being separated from the first chip side as it comes closer to the end portion from the center portion on the first chip side.
(FR)
Une pluralité de cellules de circuits ayant chacune une pastille de contact est formée le long d'un premier côté d'une plaquette de semi-conducteur dans un circuit intégré à semi-conducteur sur ladite plaquette. Parmi les cellules de circuit, une ou plusieurs cellules proches de l'extrémité sur le premier côté de la plaquette sont décalées graduellement dans une direction les éloignant dudit premier côté car sur ledit premier côté, elles se rapprochent plus du bord à l'extrémité que dans la partie centrale.
(JA)
半導体集積回路は、半導体チップ上に、半導体チップにおける第1のチップ辺に沿うように形成され、各々がパッドを有する複数の回路セルを備えている。複数の回路セルのうち、第1のチップ辺における少なくとも端部近傍に位置する一以上の回路セルは、第1のチップ辺における中央部から端部へ近付くにつれて第1のチップ辺から離れる方向へ階段状にずれるように配置されている。
国際事務局に記録されている最新の書誌情報