処理中

しばらくお待ちください...

設定

設定

1. WO2007099643 - マルチプロセッサシステム及びマルチプロセッサシステムの動作方法

公開番号 WO/2007/099643
公開日 07.09.2007
国際出願番号 PCT/JP2006/304146
国際出願日 03.03.2006
IPC
G06F 12/08 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
12メモリシステムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング
02アドレシングまたはアロケーション;リロケーション
08階層構造のメモリ・システム,例.仮想メモリ・システム,におけるもの
G06F 12/12 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
12メモリシステムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング
02アドレシングまたはアロケーション;リロケーション
08階層構造のメモリ・システム,例.仮想メモリ・システム,におけるもの
12置換制御
CPC
G06F 12/0811
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0806Multiuser, multiprocessor or multiprocessing cache systems
0811with multilevel cache hierarchies
G06F 2212/271
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
27Using a specific cache architecture
271Non-uniform cache access [NUCA] architecture
G06F 2212/601
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
60Details of cache memory
601Reconfiguration of cache memory
出願人
  • 富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
  • 多湖 真一郎 TAGO, Shinichiro [JP/JP]; JP (UsOnly)
  • 須賀 敦浩 SUGA, Atsuhiro [JP/JP]; JP (UsOnly)
発明者
  • 多湖 真一郎 TAGO, Shinichiro; JP
  • 須賀 敦浩 SUGA, Atsuhiro; JP
代理人
  • 古谷 史旺 FURUYA, Fumio; 〒1600023 東京都新宿区西新宿1丁目19番5号 第2明宝ビル9階 Tokyo Dai2 Meiho Bldg. 9th Floor 19-5, Nishishinjuku 1-chome Shinjuku-ku, Tokyo 1600023, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) MULTIPROCESSOR SYSTEM AND OPERATING METHOD OF THE SAME
(FR) SYSTEME MULTI-PROCESSEUR ET SON PROCEDE DE FONCTIONNEMENT
(JA) マルチプロセッサシステム及びマルチプロセッサシステムの動作方法
要約
(EN)
A multiprocessor system comprises cache memories corresponding to processors respectively, a hierarchy setting register for setting the hierarchy levels of the respective cache memories, and an access control section for controlling access between the respective cache memories. The hierarchy levels of the cache memories for the respective processors are held in the hierarchy setting register that is rewritable. The respective processors treat the cache memories corresponding to the other processors as the cache memories whose hierarchies are deeper than those of the cache memories corresponding to the respective processors. This enables the respective processors to access all the cache memories. Thus, the usability of the cache memories can be improved and the hierarchy levels can be so set as to achieve the optimum latency for each application.
(FR)
La présente invention concerne un système multiprocesseur qui comprend des mémoires cache correspondant aux processeurs respectivement, un registre de paramétrage de hiérarchie pour régler les niveaux hiérarchiques des mémoires cache respectives, ainsi qu'une section de commande d'accès pour commander l'accès entre les mémoires cache respectives. Les niveaux hiérarchiques des mémoires cache pour les processeurs respectifs sont maintenus dans le registre de paramétrage de hiérarchie qui est réinscriptible. Les processeurs respectifs traitent les mémoires cache correspondant aux autres processeurs comme mémoires cache dont les hiérarchies sont plus profondes que celles des mémoires cache correspondant aux processeurs respectifs. Ceci permet aux processeurs respectifs d'accéder à toutes les mémoires cache. La simplicité d'utilisation des mémoires cache peut être améliorée et les niveaux hiérarchiques peuvent être définis de manière à obtenir le retard optimal pour chaque application.
(JA)
not available
他の公開
US12199240
国際事務局に記録されている最新の書誌情報