処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 日曜日 05.04.2020 (10:00 午前 CEST)
設定

設定

1. WO2007099642 - カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ

公開番号 WO/2007/099642
公開日 07.09.2007
国際出願番号 PCT/JP2006/304145
国際出願日 03.03.2006
IPC
H01L 29/06 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
06半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H01L 21/338 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
338ショットキーゲートを有するもの
H01L 29/786 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
786薄膜トランジスタ
H01L 29/812 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
80PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812ショットキーゲートを有するもの
CPC
B82Y 10/00
BPERFORMING OPERATIONS; TRANSPORTING
82NANOTECHNOLOGY
YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
10Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
H01L 29/0665
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0657characterised by the shape of the body
0665the shape of the body defining a nanostructure
H01L 29/0673
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0657characterised by the shape of the body
0665the shape of the body defining a nanostructure
0669Nanowires or nanotubes
0673oriented parallel to a substrate
H01L 29/1606
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
12characterised by the materials of which they are formed
16including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
1606Graphene
H01L 51/0048
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
51Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
0032Selection of organic semiconducting materials, e.g. organic light sensitive or organic light emitting materials
0045Carbon containing materials, e.g. carbon nanotubes, fullerenes
0048Carbon nanotubes
H01L 51/055
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
51Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
05specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier ; multistep processes for their manufacture
0504the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or swiched, e.g. three-terminal devices
0508Field-effect devices, e.g. TFTs
0512insulated gate field effect transistors
055characterised by the gate conductor
出願人
  • 富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
  • 粟野 祐二 AWANO, Yuji [JP/JP]; JP (UsOnly)
発明者
  • 粟野 祐二 AWANO, Yuji; JP
代理人
  • 土井 健二 DOI, Kenji; 〒2220033 神奈川県横浜市港北区新横浜3-9-5 第三東昇ビル3階 林・土井国際特許事務所 Kanagawa Hayashi, Doi & Associates 3rd Floor, Toshou-Bldg. No.3, 3-9-5, Shin-yokohama Kohoku-ku, Yokohama-shi Kanagawa 2220033, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) FIELD EFFECT TRANSISTOR EMPLOYING CARBON NANOTUBE, METHOD FOR FABRICATING THE SAME AND SENSOR
(FR) TRANSISTOR A EFFET DE CHAMP EMPLOYANT UN NANOTUBE DE CARBONE, SON PROCEDE DE FABRICATION ET CAPTEUR
(JA) カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
要約
(EN)
A field effect transistor comprises two or more layers of carbon nanotube including an inner layer and an outer layer, source and drain electrodes respectively formed on the opposite sides of the carbon nanotube, and a gate electrode formed in the gate forming region of the carbon nanotube. In this field effect transistor, the outer layer of the carbon nanotube is removed in the gate forming region and the inner layer is exposed, the gate electrode is formed on the exposed inner layer, and the carbon nanotube is coated with the outer layer between the source and drain electrodes and the gate electrode. The outer layer functions as a passivation film and suppresses impact of the trap on the surface.
(FR)
La présente invention concerne un transistor à effet de champ qui comprend deux couches ou plus d'un nanotube de carbone comprenant une couche interne et une couche externe, des électrodes source et drain respectivement formées sur les côtés opposés du nanotube de carbone, ainsi qu'une électrode de grille formée dans la région de formation de grille du nanotube de carbone. Dans ce transistor à effet de champ, la couche extérieure du nanotube de carbone est supprimée dans la région de formation de grille et la couche interne est exposée, l'électrode de grille est formée sur la couche interne exposée et le nanotube de carbone est recouvert de la couche extérieur entre les électrodes source et drain et l'électrode de grille. La couche extérieure fonctionne comme un film de passivation et supprime l'impact du piège sur la surface.
(JA)
 本発明の電界効果トランジスタは,内層と外層を有する2層以上のカーボンナノチューブと,カーボンナノチューブの両側に形成されたソース及びドレイン電極と,カーボンナノチューブのゲート形成領域に形成されたゲート電極とを有し,ゲート形成領域でカーボンナノチューブの外層が除去されて内層が露出され,当該露出された内層上にゲート電極が形成され,ソース及びドレイン電極とゲート電極との間のカーボンナノチューブは外層により被覆されている。外層がパッシベーション膜として機能し,表面の順位による影響を抑制する。
国際事務局に記録されている最新の書誌情報