処理中

しばらくお待ちください...

設定

設定

1. WO2007099616 - アドレス排他制御システムおよびアドレス排他制御方法

公開番号 WO/2007/099616
公開日 07.09.2007
国際出願番号 PCT/JP2006/303796
国際出願日 28.02.2006
IPC
G06F 12/00 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
12メモリシステムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング
G06F 12/08 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
12メモリシステムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング
02アドレシングまたはアロケーション;リロケーション
08階層構造のメモリ・システム,例.仮想メモリ・システム,におけるもの
CPC
G06F 12/0828
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0806Multiuser, multiprocessor or multiprocessing cache systems
0815Cache consistency protocols
0817using directory methods
0828with concurrent directory accessing, i.e. handling multiple concurrent coherency transactions
G06F 2209/521
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2209Indexing scheme relating to G06F9/00
52Indexing scheme relating to G06F9/52
521Atomic
G06F 9/526
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
46Multiprogramming arrangements
52Program synchronisation; Mutual exclusion, e.g. by means of semaphores
526Mutual exclusion algorithms
出願人
  • 富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
  • 竹内 裕志 TAKEUCHI, Hiroshi [JP/JP]; JP (UsOnly)
発明者
  • 竹内 裕志 TAKEUCHI, Hiroshi; JP
代理人
  • 大菅 義之 OSUGA, Yoshiyuki; 〒1020084 東京都千代田区二番町8番地20 二番町ビル3F Tokyo 3rd Fl., Nibancho Bldg. 8-20, Nibancho Chiyoda-ku, Tokyo 1020084, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) ADDRESS EXCLUSIVE CONTROL SYSTEM AND ADDRESS EXCLUSIVE CONTROL METHOD
(FR) SYSTÈME ET PROCÉDÉ DE COMMANDE EXCLUSIVE D'ADRESSE
(JA) アドレス排他制御システムおよびアドレス排他制御方法
要約
(EN)
An address lock register managing address exclusive control is made to hold not only an address but also a request type, an access destination, and a cache block. Upon reception of a new request, firstly, the address lock register is referenced to judge whether an exclusive condition is satisfied, i.e., address match, CPU match, LINE match, or SX-WAY match is present and whether the address lock is busy according an output of an AND circuit. Moreover, upon reception of a response request, the address lock register is referenced to confirm that the addresses coincide, the response source coincides with the lock flag, and the new request causing the lock is matched with the response request to perform a correct response before releasing the lock.
(FR)
La commande exclusive d'adresse pour la gestion de registre à verrouillage s'effectue pour conserver non seulement une adresse, mais aussi un type de demande, une destination d'accès et un bloc de mémoire cache. A la réception d'une nouvelle demande, tout d'abord, le registre à verrouillage d'adresse est référencé pour évaluer si une condition exclusive est satisfaisante, c.-à-d. s'il y a une concordance d'adresse, une concordance d'unité centrale, une concordance LINE ou une concordance SX-WAY et si le verrouillage d'adresse est activé conformément à une sortie d'un circuit ET. De plus, à la réception d'une demande de réponse, le registre à verrouillage d'adresse est référencé pour confirmer que les adresses coïncident, que la source de réponse coïncide avec l'indicateur de verrouillage et que la nouvelle demande suscitant le verrouillage concorde avec la demande de réponse de façon à effectuer une réponse correcte avant le déverrouillage.
(JA)
not available
他の公開
US12200560
国際事務局に記録されている最新の書誌情報