処理中

しばらくお待ちください...

設定

設定

1. WO2007099604 - コンピュータの分岐予測装置

公開番号 WO/2007/099604
公開日 07.09.2007
国際出願番号 PCT/JP2006/303769
国際出願日 28.02.2006
IPC
G06F 9/38 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
30機械語命令を実行するための装置,例.命令のデコード
38命令の同時実行,例.パイプライン,ルック・アヘッド
CPC
G06F 12/0864
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0864using pseudo-associative means, e.g. set-associative or hashing
G06F 12/126
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
12Replacement control
121using replacement algorithms
126with special data handling, e.g. priority of data or instructions, handling errors or pinning
G06F 9/3806
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3802Instruction prefetching
3804for branches, e.g. hedging, branch folding
3806using address prediction, e.g. return stack, branch history buffer
G06F 9/3844
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3836Instruction issuing, e.g. dynamic instruction scheduling, out of order instruction execution
3842Speculative instruction execution
3844using dynamic prediction, e.g. branch history table
出願人
  • 富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
  • 横井 恵美 YOKOI, Megumi [JP/JP]; JP (UsOnly)
発明者
  • 横井 恵美 YOKOI, Megumi; JP
代理人
  • 松倉 秀実 MATSUKURA, Hidemi; 〒1030004 東京都中央区東日本橋3丁目4番10号 アクロポリス21ビル6階 Tokyo Acropolis 21 Building 6th floor, 4-10, Higashi Nihonbashi 3-chome, Chuo-ku, Tokyo 1030004, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) BRANCH PREDICTING DEVICE FOR COMPUTER
(FR) DISPOSITIF DE PRÉDICTION DE BRANCHEMENT POUR ORDINATEUR
(JA) コンピュータの分岐予測装置
要約
(EN)
A branch prediction device comprises an acquiring section to acquire a plurality of instructions at an acquisition stage, a branch instruction predicting section to predict whether an instruction to be executed in the next executing stage is a branch instruction or not, and an executing section to execute instructions. The branch instruction predicting section includes a history memory to store a branch address as history information, a selecting section to select a storing place with reference to selection information for selecting either one of storing places when the branch address of the branch instruction is stored as the history information, a memory control section to store the branch address at the storing place, and an updating section to update the selection information corresponding to the storing at the storing place. In the case that there are a plurality of branch addresses to be stored at a storing place, when a first branch address is stored at a storing place, a second branch address is stored at a storing place in accordance with selection information updated by the updating section.
(FR)
La présente invention concerne un dispositif de prédiction de branchement comportant une section d'acquisition pour acquérir une pluralité d'instructions au niveau d'un étage d'acquisition, une section de prédiction d'instructions de branchement pour prédire si une instruction à exécuter dans l'étage d'exécution suivant est une instruction de branchement ou non, et une section d'exécution pour exécuter des instructions. La section d'instructions de prédiction de branchement comporte une information d'historique pour stocker une adresse de branchement sous la forme d'information d'historique, une section de sélection pour sélectionner un emplacement de stockage par référence à l'information de sélection pour sélectionner un quelconque des emplacements de stockage lorsque l'adresse de branchement de l'instruction de branchement est stockée sous la forme de l'information d'historique, une section de commande de mémoire pour stocker l'adresse de branchement à l'emplacement de stockage, et une section de mise à jour pour actualiser l'information de sélection correspondant au stockage à l'emplacement de stockage. Dans ce cas où il y a une pluralité d'adresses de branchement à stocker à l'emplacement de stockage, lorsqu'une première adresse de branchement est stockée à l'emplacement de stockage, une seconde adresse de branchement est stockée à un emplacement de stockage selon l'information de sélection actualisée par la section de mise à jour.
(JA)
取得段階で複数命令を取得する取得部と、次の実行段階で実行される命令が分岐命令であるか否かを予測する分岐命令予測部と、命令の実行部と、を備え分岐命令予測部は、分岐命令の分岐先アドレスを履歴情報として記憶する履歴記憶部と、分岐命令の分岐先アドレスを前記履歴情報として記憶すべき場合に、複数の格納先のいずれかを選択するための選択情報を参照して格納先を選択する選択部と、格納先に分岐先アドレスを記憶する記憶制御部と、格納先への記憶に対応して選択情報を更新する更新部と、を有し、格納先に格納すべき分岐アドレスが複数ある場合に、第1の分岐先アドレスを格納先に記憶したときに更新手段によって更新された後の選択情報にしたがって第2の分岐先アドレスの格納先を選択する。
他の公開
US12196486
国際事務局に記録されている最新の書誌情報