国際・国内特許データベース検索

1. (WO2007091541) 半導体記憶装置

Pub. No.:    WO/2007/091541    International Application No.:    PCT/JP2007/051984
Publication Date: 2007/08/16 International Filing Date: 2007/02/06
IPC: H01L 21/8244
G11C 11/41
H01L 27/11
Applicants: RENESAS TECHNOLOGY CORP.
株式会社ルネサステクノロジ
NII, Koji
新居 浩二
Inventors: NII, Koji
新居 浩二
Title: 半導体記憶装置
Abstract:
 回路面積を縮小することが可能なマルチポートの半導体記憶装置を提供する。メモリセルの動作電圧を供給する電源線(VDW)について、ワード線が形成される金属配線層(401,404)と同一の金属配線層に形成し、対応する第1のワード線(WLA)と、対応する第2のワード線(WLB)との間に互いに隣接して設ける。これにより、たとえば、同一行のメモリセル行がアクセスされた場合に、ワード線のカップリング容量により電源線の電圧レベルが上昇することになる。これにより、同一行アクセスの場合であっても別行アクセス時と同一行アクセス時のSNMをほぼ同じ大きさに保つことができるため、たとえば、ドライバトランジスタのサイズ等を大きくしない場合においても、SNMの劣化を抑制することができ、回路面積を縮小することが可能となる。