WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007088683) フィルタ装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/088683    国際出願番号:    PCT/JP2006/325239
国際公開日: 09.08.2007 国際出願日: 19.12.2006
IPC:
H03H 9/64 (2006.01), H01L 41/09 (2006.01), H01L 41/18 (2006.01), H03H 9/25 (2006.01)
出願人: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP) (米国を除く全ての指定国).
FUJITA, Shigeyuki [JP/JP]; (JP) (米国のみ).
YONEKURA, Hiroshi [JP/JP]; (JP) (米国のみ)
発明者: FUJITA, Shigeyuki; (JP).
YONEKURA, Hiroshi; (JP)
代理人: MIYAZAKI, Chikara; 6F, Daido Seimei Bldg. 5-4, Tanimachi 1-chome Chuo-ku, Osaka-shi Osaka 5400012 (JP)
優先権情報:
2006-025758 02.02.2006 JP
発明の名称: (EN) FILTER DEVICE
(FR) DISPOSITIF DE FILTRE
(JA) フィルタ装置
要約: front page image
(EN)A filter device with a filter chip mounted on a multilayer substrate. By the filter device sufficient attenuation is ensured at an attenuation pole without causing upsizing of an inductor incorporated in the multilayer substrate. A filter chip (7) is mounted on a multilayer substrate (6) formed by laminating a plurality of insulating layers (6a-6c), an inductor including a first conductor pattern (18a) and second conductor patterns (18b, 18c) is fabricated between a ground side land electrode (14) provided on the upper surface of the multilayer substrate (6) and a ground terminal (16) provided on the lower surface, and the length of the conductor pattern is lengthened gradually from the length of the first conductor pattern (18a) toward the second conductor patterns (18b, 18c) located above.
(FR)La présente invention concerne un dispositif de filtre pourvu d'une puce filtre montée sur un substrat multicouche. Le dispositif de filtre permet d'obtenir une atténuation suffisante sur le pôle d'atténuation sans augmenter la taille d'un inducteur incorporé dans le substrat multicouche. Une puce filtre (7) est montée sur un substrat multicouche (6) formé par stratification d'une pluralité de couches isolantes (6a-6c). Un inducteur comprenant un premier (18a) et de seconds motifs conducteurs (18b, 18c) est conçu entre une électrode de masse (14) disposée du côté masse sur la surface supérieure du substrat multicouche (6) et une borne de masse (16) disposée sur la surface supérieure, et la longueur du motif conducteur est augmentée progressivement à partir de la longueur du premier motif conducteur (18a) en direction des seconds motifs conducteurs (18b, 18c) disposés au-dessus.
(JA) 積層基板に内蔵されているインダクタの大型化をまねくことなく、減衰極における減衰量を十分な大きさとすることができる、積層基板上にフィルタチップが搭載されているフィルタ装置を提供する。  複数の絶縁層6a~6cを積層してなる積層基板6上にフィルタチップ7が搭載されており、積層基板6の上面に設けられたグラウンド側ランド電極14と、下面に設けられたグラウンド端子16との間に、第1の導体パターン18a及び第2の導体パターン18b,18cを含むインダクタが構成されており、第1の導体パターン18aの長さから、上方に位置する第2の導体パターン18b,18cにいくにつれて導体パターンの長さが長くされている、フィルタ装置。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)