WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007083570) 半導体小片の製造方法ならびに電界効果トランジスタおよびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/083570    国際出願番号:    PCT/JP2007/050282
国際公開日: 26.07.2007 国際出願日: 12.01.2007
IPC:
H01L 21/02 (2006.01), H01L 21/336 (2006.01), H01L 27/12 (2006.01), H01L 29/786 (2006.01)
出願人: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
KAWASHIMA, Takahiro; (米国のみ).
SAITOH, Tohru; (米国のみ).
NAKAGAWA, Tohru; (米国のみ).
TORII, Hideo; (米国のみ)
発明者: KAWASHIMA, Takahiro; .
SAITOH, Tohru; .
NAKAGAWA, Tohru; .
TORII, Hideo;
代理人: KAMADA, Koichi; 7th Fl., TOMOE MARION BLDG. 4-3-1, Nishitenma, Kita-ku Osaka-shi, Osaka 5300047 (JP)
優先権情報:
2006-007064 16.01.2006 JP
2006-038047 15.02.2006 JP
発明の名称: (EN) METHOD FOR PRODUCING SEMICONDUCTOR CHIP, AND FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING SAME
(FR) PROCÉDÉ DE PRODUCTION D’UNE PUCE SEMI-CONDUCTRICE, ET TRANSISTOR À EFFET DE CHAMP ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体小片の製造方法ならびに電界効果トランジスタおよびその製造方法
要約: front page image
(EN)Disclosed is a method for producing a semiconductor chip. In this method, two or more semiconductor layers (12) are first formed on a substrate (10) by repeatedly forming a sacrifice layer (11) and a semiconductor layer (12) in this order on the substrate (10). Then, the semiconductor layers (12) are divided into a plurality of chips by partially etching the sacrifice layers (11) and the semiconductor layers (12). After that, the chips are separated from the substrate by removing the sacrifice layers (11).
(FR)La présente invention concerne un procédé de production d’une puce semi-conductrice. Dans ce procédé, deux couches semi-conductrices (12) ou plus sont d’abord disposées sur un substrat (10) en constituant de façon répétée une couche sacrificielle (11) et une couche semi-conductrice (12) dans cet ordre sur le substrat (10). Ensuite, les couches semi-conductrices (12) sont divisées en une pluralité de puces en gravant partiellement les couches sacrificielles (11) et les couches semi-conductrices (12). Après cela, les puces sont séparées du substrat en retirant les couches sacrificielles (11).
(JA) 半導体小片を製造するための本発明の方法では、まず、基板(10)上に犠牲層(11)と半導体層(12)とをこの順序で繰り返し積層することによって、2層以上の半導体層(12)を基板(10)上に形成する。次に、犠牲層(11)および半導体層(12)の一部をエッチングすることによって、半導体層(12)を複数の小片に分割する。次に、犠牲層(11)を除去することによって、その小片を基板から分離する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)