WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007083381) 回路素子、スキャン回路、バウンダリスキャン回路、スキャン試験方法、スキャン回路の異常箇所検出方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/083381    国際出願番号:    PCT/JP2006/300812
国際公開日: 26.07.2007 国際出願日: 20.01.2006
IPC:
G01R 31/3185 (2006.01), G01R 35/00 (2006.01)
出願人: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (米国を除く全ての指定国).
YANAGIDA, Masahiro [JP/JP]; (JP) (米国のみ)
発明者: YANAGIDA, Masahiro; (JP)
代理人: AKAZAWA, Hideo; Nakano KI Bldg. 4F, 5-1, Nakano 4-chome, Nakano-ku, Tokyo 1640001 (JP)
優先権情報:
発明の名称: (EN) CIRCUIT ELEMENT, SCAN CIRCUIT, BOUNDARY SCAN CIRCUIT, SCAN TEST METHOD AND METHOD FOR DETECTING FAULT LOCATION IN SCAN CIRCUIT
(FR) ÉLÉMENT DE CIRCUIT, CIRCUIT DE BALAYAGE, CIRCUIT DE BALAYAGE DE LIMITES, PROCÉDÉ DE TEST DE BALAYAGE ET PROCÉDÉ POUR DÉTECTER L'EMPLACEMENT D'UN DÉFAUT DANS UN CIRCUIT DE BALAYAGE
(JA) 回路素子、スキャン回路、バウンダリスキャン回路、スキャン試験方法、スキャン回路の異常箇所検出方法
要約: front page image
(EN)In order to easily identify a fault and its location in a scan circuit and to easily distinguish a circuit test such as on an LSI from a fault in the scan circuit for diagnosis, a method for detecting a fault location in a scan circuit comprises a forced signal input step of forcing a low signal and a high signal to be inputted to data input terminals of at least part of a plurality of registers in place of an input data signal inputted from the preceding-stage register by switching therebetween and a fault location determining step of determining the fault location in the scan circuit by relating an output signal from the succeeding-stage register to the inputted low signal and high signal.
(FR)Selon l'invention, afin d'identifier facilement un défaut et son emplacement dans un circuit de balayage, et de distinguer facilement un test de circuit, tel que sur un circuit d'intégration LSI, d'un défaut dans le circuit de balayage à diagnostiquer un procédé permettant de détecter l'emplacement d'un défaut dans un circuit de balayage comprend une étape d'entrée forcée de signal consistant à forcer l'application en entrée d'un signal de niveau bas et d'un signal de niveau haut sur des bornes d'entrée de données d'au moins une partie d'une pluralité de registres à la place d'un signal de données d'entrée appliqué en entrée depuis le registre d'étage précédent en effectuant une commutation entre ceux-ci, et une étape de détermination d'emplacement de défaut consistant à déterminer l'emplacement d'un défaut dans le circuit de balayage en établissant une relation entre un signal de sortie provenant du registre d'étage suivant et le signal de niveau bas et le signal de niveau haut appliqués en entrée.
(JA) スキャン回路の故障及びその故障箇所を容易に特定することができ、もって、LSIなどの回路テストをスキャン回路の故障から容易に区別して診断するために、複数のレジスタのうちの少なくともいずれか一部のレジスタのデータ入力端子に、当該レジスタの前段のレジスタから入力される入力データ信号に代えてロー信号とハイ信号とを切り替えて入力させる強制信号入力ステップと、当該レジスタよりも後段のレジスタからの出力信号を前記入力させたロー信号とハイ信号とに対応させてスキャン回路の異常箇所を判断する異常箇所判断ステップとを備える。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)