Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية | PATENTSCOPE 国際・国内特許データベース検索
 検索 閲覧 翻訳 オプション 最新情報 ログイン ヘルプ
 自動翻訳
1. (WO2007080652) モンゴメリ法用乗算剰余計算装置

 国際公開番号: WO/2007/080652 国際出願番号: PCT/JP2006/300396 国際公開日: 19.07.2007 国際出願日: 13.01.2006
IPC:
G09C 1/00 (2006.01)

FURUKAWA, Kazuyoshi [JP/JP]; (JP) (米国のみ).
TAKENAKA, Masahiko [JP/JP]; (JP) (米国のみ)

TAKENAKA, Masahiko; (JP)

(FR) CALCULATRICE DE RESTE DE MULTIPLICATION DE L’ALGORITHME DE MONTGOMERY
(JA) モンゴメリ法用乗算剰余計算装置

(EN)REDC(A×B) is calculated for A and B both of r-nary numbers by the Montgomery algorithm REDC. A processor including a product-sum calculation circuit having three inputs and two outputs is used. The part A×B of when the REDC is decomposed into calculation of each digit of an r-nary number is calculated by the product-sum calculation circuit. The first digit ai of A represented by the r-nary notation, the first digit of bj of B, and the carry number c1 are inputted into the product-sum calculation circuit, and ai×bj+c1 is calculated. The upper-order digit of the two-digit r-nary number of the result is used as the carry number c1, and the lower digit is used for later calculations. The first digit ni of the base N for the REDC, a predetermined number m, and a carry number c2 are inputted into the product-sum calculation circuit, and m×ni+c2 is calculated. The upper digit is used as the carry number c2, and the lower digit is used for the later calculation. The algorithm is constituted by the product-sum calculations of three inputs and two outputs. Therefore, the product-sum calculation circuit is effectively utilized and the processing is can be done at high speed. If two product-sum calculation circuits are provided, the calculation can be done at higher speed.
(FR)Selon la présente invention, la réduction (A×B) est calculée pour A et B, tous deux des nombres r-aires, par la réduction algorithmique de Montgomery. On utilise un processeur possédant un circuit de calcul produit-somme possédant trois entrées et deux sorties. La partie A×B, correspondant au moment où la réduction est décomposée en calculs de chaque chiffre d’un nombre r-aire, est calculée à l’aide du circuit de calcul produit-somme. Le premier chiffre ai de A représenté par la notation r-aire, le premier chiffre bj de B et la retenue c1 sont entrés dans le circuit de calcul produit-somme, puis on calcule ai×bj+c1. Le chiffre supérieur du nombre r-aire à deux chiffres du résultat est employé en tant que retenue c1 et le chiffre inférieur est utilisé lors de calculs ultérieurs. Le premier chiffre ni de la base N pour la réduction, un nombre prédéterminé m et une retenue c2 sont entrés dans le circuit de calcul produit-somme, puis on calcule m×ni+c2. Le chiffre supérieur est utilisé en tant que retenue c2 et le chiffre inférieur est utilisé lors de calculs ultérieurs. L’algorithme se compose des calculs produit-somme de trois entrées et de deux sorties. Par conséquent, le circuit de calcul produit-somme est utilisé efficacement et le traitement peut s’effectuer à grande vitesse. Si deux circuits de calcul produit-somme sont prévus, le calcul peut s’effectuer plus rapidement.
(JA)　モンゴメリのアルゴリズムＲＥＤＣによって、ｒ進数のＡとＢについて、ＲＥＤＣ（Ａ×Ｂ）を計算する。プロセッサには、３入力２出力の積和回路が設けられているものを用いる。ＲＥＤＣをｒ進数の１桁ずつの演算に分解した場合の、Ａ×Ｂにあたる部分を、３入力２出力の積和回路に行わせる。積和回路には、ｒ進数で表されたＡの１桁ａと、Ｂの１桁ｂと、キャリー値ｃとを入力し、ａ×ｂ＋ｃを計算させ、結果のｒ進数２桁の上位桁をキャリー値ｃとし、下位桁を後の計算に使用する。また、積和回路には、ＲＥＤＣのための法Ｎの１桁ｎと、所定の値ｍと、キャリー値ｃを入力し、ｍ×ｎ＋ｃを計算させ、上位桁をキャリー値ｃとし、下位桁を後の計算に用いる。アルゴリズムが３入力２出力の積和計算で構成されているので、積和回路を有効利用して高速に処理できると共に、積和回路が２つ設けられている場合には、更に、演算を高速化できる。

アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)

アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
 国際公開言語: Japanese (JA) 国際出願言語: Japanese (JA)