WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007077801) 電流消費低減化のためのメモリ・システムおよびその方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/077801    国際出願番号:    PCT/JP2006/325820
国際公開日: 12.07.2007 国際出願日: 25.12.2006
IPC:
G11C 11/4074 (2006.01)
出願人: INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, New York 10504 (US) (米国を除く全ての指定国).
SUNAGA, Toshio [JP/JP]; (JP) (米国のみ)
発明者: SUNAGA, Toshio; (JP)
代理人: UENO, Takeshi; c/o Yamato site, IBM Japan Ltd. 1623-14, Shimotsuruma Yamato-shi, Kanagawa 2428502 (JP)
優先権情報:
2005-378090 28.12.2005 JP
発明の名称: (EN) MEMORY SYSTEM FOR REDUCING CURRENT CONSUMPTION AND METHOD THEREOF
(FR) SYSTEME MEMOIRE POUR REDUIRE LA CONSOMMATION DE COURANT ET SON PROCEDE
(JA) 電流消費低減化のためのメモリ・システムおよびその方法
要約: front page image
(EN)[PROBLEMS] To provide a memory system capable of reducing a large current consumption during an active state and a stand-by state by increasing the efficiency of a voltage generation circuit in a DRAM or the like having a charge pump circuit or the like and a method for reducing the current. [MEANS FOR SOLVING PROBLEMS] A memory system includes a high voltage supply boost circuit for supplying pre-charged electric charge to an access control circuit in response to an access start request for a memory cell array and driving the access control circuit from a low voltage for the memory access to a high voltage. Moreover, the memory system further includes a low voltage supply boost circuit for absorbing an excessive electric charge generated when the access control circuit is switched from the high voltage to the low voltage in response to the access end request to the memory cell array.
(FR)Le problème à résoudre par la présente invention consiste à fournir un système de mémoire capable de réduire une grande consommation de courant pendant un état actif et un état de veille en augmentant l'efficacité d'un circuit de génération de tension dans une DRAM ou autre ayant un circuit de pompe de charge ou autre et un procédé pour réduire le courant. Le moyen de résoudre le problème consiste à fournir un système de mémoire qui comprend un circuit d'augmentation d'alimentation haute tension pour fournir un circuit de contrôle d'accès en réponse à une demande de lancement d'accès pour un réseau de cellules de mémoire et commandant le circuit de contrôle d'accès à partir d'une basse tension pour l'accès mémoire à une haute tension. De plus, le système de mémoire comprend également un circuit d'augmentation d'alimentation basse tension pour absorber une charge électrique excessive générée lorsque le circuit de contrôle d'accès est commuté de la haute tension à la basse tension en réponse à la demande de fin d'accès au réseau de cellules mémoire.
(JA)【課題】 チャージ・ポンプ回路等を備えたDRAM等における電圧発生回路の効率を上げることで、アクティブ時およびスタンバイ時における大きな消費電流を低減できるメモリ・システム、およびその低電流化方法を提供する。 【解決手段】 メモリ・システムにおいて、メモリ・セル・アレイに対するアクセス開始要求に応答して予め充電した電荷をアクセス制御回路に供給して前記アクセス制御回路をメモリ・アクセス用の低電圧から高電圧に駆動させるための高電圧供給ブースト回路を備える。また、メモリ・セル・アレイに対するアクセス終了要求に応答して前記アクセス制御回路を前記高電圧から前記低電圧に切り換える際の過剰な電荷を吸収するための低電圧供給ブースト回路をさらに備える。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)