WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007058074) 両面電極パッケージ及びその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/058074    国際出願番号:    PCT/JP2006/321956
国際公開日: 24.05.2007 国際出願日: 02.11.2006
IPC:
H01L 23/12 (2006.01), H01L 23/50 (2006.01), H01L 23/52 (2006.01), H01L 25/10 (2006.01), H01L 25/11 (2006.01), H01L 25/18 (2006.01)
出願人: OKI ELECTRIC INDUSTRY CO., LTD. [JP/JP]; 7-12, Toranomon 1-chome, Minato-ku, Tokyo 1058460 (JP) (米国を除く全ての指定国).
ISHIHARA, Masamichi [JP/JP]; (JP) (米国のみ).
KOBAYASHI, Harufumi [JP/JP]; (JP) (米国のみ)
発明者: ISHIHARA, Masamichi; (JP).
KOBAYASHI, Harufumi; (JP)
代理人: OHKAWA, Yuzuru; Kaimei Patent Office, Sankyo Central Plaza Building 5F, 11-8, Nishi-Nippori 5-chome, Arakawa-ku, Tokyo 1160013 (JP)
優先権情報:
2005-331156 16.11.2005 JP
発明の名称: (EN) DOUBLE-FACED ELECTRODE PACKAGE, AND ITS MANUFACTURING METHOD
(FR) BOITIER D'ELECTRODES DOUBLE FACE ET SON PROCEDE DE FABRICATION
(JA) 両面電極パッケージ及びその製造方法
要約: front page image
(EN)A double-faced electrode package has an LSI chip sealed with a mold resin and is provided with electrodes for external connections on the two faces of the front and back sides. The LSI chip is adhered to a die pad of a lead frame, in which an outer lead portion is exposed as a back electrode to at least the back side, thereby to wire the LSI chip and the plural inner lead portions of the lead frame. At least partially of the inner lead portions, a front face electrode is integrally formed by further working the lead frame partially, and the head face of the front face electrode or the bump electrode connected with the former are formed as external connection electrodes to be connected with other substrates or elements.
(FR)La présente invention concerne un boîtier d'électrodes double face comprenant une puce LSI scellée avec une résine de moulage et des électrodes de connexion externe sur les deux faces des côtés avant et arrière. La puce LSI est fixée à un plot de dé d'un châssis de brochage, dont une zone de brochage externe est exposée en tant qu'électrode arrière au moins au niveau du dos, ce qui permet de relier la puce LSI et la pluralité de zones de brochage internes du châssis. Dans au moins une partie des zones de brochage internes, une électrode avant est formée solidaire par unautre façonnage partiel du châssis de brochage, et la face supérieure de l'électrode avant ou l'électrode de contact reliée à celle-ci sont formées en tant qu'électrodes de connexion externe à raccorder à d'autres substrats ou éléments.
(JA) 本発明は、LSIチップをモールド樹脂により封止すると共に、おもて面側と裏面側の両面に外部接続用の電極を備える。少なくとも裏面側にアウターリード部を裏面側電極として露出させたリードフレームのダイパッド上にLSIチップを接着して、該LSIチップとリードフレームの複数のインナーリード部の間で配線を行う。この複数のインナーリード部の少なくとも一部には、さらに、リードフレームの一部を加工することによりおもて面電極を一体に形成し、そのおもて面電極の頭部面或いはそれに接続されたバンプ電極を他の基板、素子等と接続するための外部接続用電極として構成する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)