WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |

World Intellectual Property Organization
1. (WO2007052344) システムインパッケージおよびソケット

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/052344    国際出願番号:    PCT/JP2005/020193
国際公開日: 10.05.2007 国際出願日: 02.11.2005
G01R 31/28 (2006.01), G01R 31/26 (2006.01)
出願人: Taiyo Yuden Co., Ltd. [JP/JP]; 6-16-20, Ueno, Taito-ku, Tokyo 1100005 (JP) (米国を除く全ての指定国).
SATOH, Masayuki [JP/JP]; (JP) (米国のみ)
発明者: SATOH, Masayuki; (JP)
代理人: ISONO, Michizo; c/o Isono International Patent Office, Sabo Kaikan Annex 7-4, Hirakawa-cho 2-chome Chiyoda-ku, Tokyo 1020093 (JP)
(JA) システムインパッケージおよびソケット
要約: front page image
(EN)Provided is a system-in-package including a plurality of integrated circuit chips and a substrate mounting the integrated circuit chips. The system-in-package is characterized in that a test facilitating circuit is incorporated in the substrate for facilitating test of at least one integrated circuit chip among the integrated circuit chips. The test facilitating circuit incorporated in the substrate is constituted by embedding a circuit chip referred to as WLCSP integrated circuit chip in the substrate. Alternatively, a semiconductor layer is formed on the substrate, a transistor element is formed by using such semiconductor layer, and the test facilitating circuit is constituted by using such transistor element. Thus, the system-in-package which can be easily tested can be provided without increasing sizes and cost thereof, by incorporating the test facilitating circuit in the substrate.
(FR)La présente invention concerne un 'system-in-package', SiP, comprenant un pluralité de puces de circuits intégrés et un substrat servant à monter les puces de circuits intégrés. Le SiP est caractérisé en ce qu'un circuit facilitant les tests est incorporé dans le substrat afin de faciliter le test d’au moins une des puces de circuits intégrés. Le circuit facilitant les tests incorporé dans le substrat est constitué en incorporant une puce de circuit appelée puce de circuit intégré WLCSP dans le substrat. En variante, une couche semi-conductrice est disposée sur le substrat, un élément de transistor est créé au moyen d'une telle couche semi-conductrice, et le circuit facilitant les tests est constitué au moyen d'un tel élément de transistor. La présente invention permet ainsi d’obtenir un SiP qui peut facilement être testé sans en augmenter la taille ni le coût, en incorporant un circuit facilitant les tests dans le substrat.
(JA) 本発明は、複数の集積回路チップとその複数の集積回路チップを搭載する基板とを含んで構成されたシステムインパッケージに関し、それら複数の集積回路チップの少なくとも1つの集積回路チップのテストを容易化するためのテスト容易化回路を基板に内装したことを特徴とする。その基板に内装されたテスト容易化回路は、いわゆるWLCSP集積回路チップを基板に埋め込むことによって構成する。または、基板に半導体層を形成し、その半導体層を利用してトランジスタ素子を形成し、そのトランジスタ素子によってテスト容易化回路を構成する。このように、基板にテスト容易化回路を内装することによって、そのサイズやコストが増大することなく、テスト容易なシステムインパッケージを実現することができる。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)