WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007049597) 電流検出回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/049597    国際出願番号:    PCT/JP2006/321131
国際公開日: 03.05.2007 国際出願日: 24.10.2006
IPC:
G01R 19/00 (2006.01)
出願人: NEC ELECTRONICS CORPORATION [JP/JP]; 1753 Shimonumabe, Nakahara-ku, Kawasaki-shi, Kanagawa 2118668 (JP) (米国を除く全ての指定国).
SHIMADA, Eiji [JP/JP]; (JP) (米国のみ)
発明者: SHIMADA, Eiji; (JP)
代理人: KATO, Asamichi; c/o A. Kato & Associates daVinci BOSEI 7th Floor 20-12 Shin-Yokohama 3-chome Kohoku-ku, Yokohama-shi Kanagawa 2220033 (JP)
優先権情報:
2005-312194 27.10.2005 JP
発明の名称: (EN) CURRENT DETECTION CIRCUIT
(FR) CIRCUIT DE DETECTION DE COURANT
(JA) 電流検出回路
要約: front page image
(EN)It is possible to provide a current detection circuit capable of preventing application of an excessive voltage to an input terminal of a differential amplifier without lowing the current detection accuracy. The current detection circuit includes: a MOSFET (1) (first semiconductor switching element) for power; a sense MOSFET (2) (second semiconductor switching element); a differential amplifier (3); a Zener diode (33) (first voltage clamp element); a Zener diode (34) (second voltage clamp element); a MOSFET (6) (variable-resistance element); a depletion type MOSFET (31) (first MOSFET); and depletion type MOSFET (32) (second MOSFET).
(FR)La présente invention concerne un circuit de détection de courant capable d'empêcher l'application d'une tension excessive à un terminal d'entrée d'un amplificateur différentiel sans perte de précision dans la détection du courant. Le circuit de détection de courant décrit dans cette invention comprend: un transistor MOS (1) (premier élément de commutation semi-conducteur) pour la puissance; un transistor MOS de détection (2) (second élément de commutation semi-conducteur); un amplificateur différentiel (3); une diode de Zener (33) (premier élément de blocage de tension); une diode de Zener (34) (second élément de blocage de tension); un transistor MOS (6) (élément à résistance variable); un transistor MOS de type à appauvrissement (31) (premier transistor MOS); et un transistor MOS de type à appauvrissement (32) (second transistor MOS).
(JA) 電流検出精度の低下を招くことなく、差動増幅器の入力端子に過大な電圧が印加されるのを防ぐことが可能な電流検出回路を提供する。電流検出回路は、電力用MOSFET1(第1の半導体スイッチング素子)、センスMOSFET2(第2の半導体スイッチング素子)、差動増幅器3、ツェナーダイオード33(第1の電圧クランプ素子)、ツェナーダイオード34(第2の電圧クランプ素子)、MOSFET6(可変抵抗素子)、ディプリーション型MOSFET31(第1のMOSFET)、およびディプリーション型MOSFET32(第2のMOSFET)を備えている。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)