WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007034718) 半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/034718    国際出願番号:    PCT/JP2006/318140
国際公開日: 29.03.2007 国際出願日: 13.09.2006
IPC:
H01L 21/8234 (2006.01), H01L 21/28 (2006.01), H01L 21/336 (2006.01), H01L 21/768 (2006.01), H01L 21/8238 (2006.01), H01L 23/522 (2006.01), H01L 27/088 (2006.01), H01L 27/092 (2006.01), H01L 29/417 (2006.01), H01L 29/78 (2006.01)
出願人: NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (米国を除く全ての指定国).
NAKAMURA, Hidetatsu [JP/JP]; (JP) (米国のみ)
発明者: NAKAMURA, Hidetatsu; (JP)
代理人: AMANO, Hiroshi; Shine-Mita Bldg.5F 40-4, Shiba 3-chome Minato-ku, Tokyo 105-0014 (JP)
優先権情報:
2005-273117 21.09.2005 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
要約: front page image
(EN)High mobility nMOSFET and pMOS are achieved by optimizing the stress and arrangement of a film on the periphery of a gate electrode such that a strong stress is applied to a channel. In the nMOSFET, a film (11) having compressive stress is formed on a gate electrode (7), and a film (21) having tensile stress is formed to cover the gate electrode, the gate electrode sidewall, and the source-drain region. In the pMOSFET, a film having tensile stress is formed on the gate electrode (7) in place of the film (11), and a film having compressive stress is formed in place of the film (21).
(FR)Dans la présente invention, des nMOSFET et des pMOS sont réalisés en optimisant la contrainte et la disposition d’une pellicule à la périphérie d’une électrode de gâchette de sorte qu’une contrainte forte soit appliquée à un canal. Dans le nMOSFET, une pellicule (11) présentant une contrainte de compression est disposée sur une électrode de gâchette (7), et une pellicule (21) présentant une contrainte de traction est disposée pour recouvrir l'électrode de gâchette, la paroi latérale de l'électrode de gâchette, et la zone de source-drain. Dans le pMOSFET, une pellicule présentant une contrainte de traction est disposée sur l’électrode de gâchette (7) à la place de la pellicule (11) et une pellicule présentant une contrainte de compression est disposée à la place de la pellicule (21).
(JA) チャネルに強い応力が加わるようにゲート電極周辺の膜の応力および配置を最適化することにより、高移動度化されたnMOSFET及びpMOSを実現する。nMOSFETにおいては、ゲート電極7上に圧縮応力を有する膜11を形成し、さらに、ゲート電極、ゲート電極側壁及びソース・ドレイン領域を覆うように引張応力を有する膜21を形成する。pMOSFETにおいては、膜11に代えて引張応力を有する膜をゲート電極7上に形成し、また、膜21に代えて、圧縮応力を有する膜を形成する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)