WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007029375) 半導体装置および半導体装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/029375    国際出願番号:    PCT/JP2006/309307
国際公開日: 15.03.2007 国際出願日: 09.05.2006
IPC:
H01L 29/861 (2006.01), H01L 21/329 (2006.01), H01L 21/336 (2006.01), H01L 29/06 (2006.01), H01L 29/12 (2006.01), H01L 29/47 (2006.01), H01L 29/78 (2006.01), H01L 29/872 (2006.01)
出願人: MITSUBISHI DENKI KABUSHIKI KAISHA [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP) (米国を除く全ての指定国).
TARUI, Yoichiro [JP/JP]; (JP) (米国のみ).
OHTSUKA, Ken-ichi [JP/JP]; (JP) (米国のみ).
IMAIZUMI, Masayuki [JP/JP]; (JP) (米国のみ)
発明者: TARUI, Yoichiro; (JP).
OHTSUKA, Ken-ichi; (JP).
IMAIZUMI, Masayuki; (JP)
代理人: YOSHIDA, Shigeaki; 10th floor, Sumitomo-seimei OBP Plaza Bldg. 4-70, Shiromi 1-chome Chuo-ku, Osaka-shi, Osaka 5400001 (JP)
優先権情報:
2005-260182 08.09.2005 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置および半導体装置の製造方法
要約: front page image
(EN)In a semiconductor device having a SiC substrate, a JTE layer is not substantially affected by fixed charge, so that a stable dielectric breakdown resistance can be obtained. The semiconductor device comprises a SiC epitaxial layer (2) having an n-type conductivity, an impurity layer (3) formed within the surface of the SiC epitaxial layer (2) and having a p-type conductivity, and a JTE layer (5) formed adjacently to the impurity layer (3) and having a p-type conductivity and a lower impurity concentration than that of the impurity layer (3). The JTE layer (5) is so formed as to be located a predetermined distance from the top surface of the SiC epitaxial layer (2), and a SiC region (10) having an n-type conductivity is formed above the JTE layer (5).
(FR)La présente invention concerne un dispositif à semi-conducteurs disposant d'un substrat de SiC, dans lequel une couche JTE n'est pas sensiblement affectée par une charge fixe, de sorte qu'une simple résistance diélectrique à la chaleur puisse être obtenue. Le dispositif à semi-conducteurs comprend une couche épitaxiale de SiC (2) ayant une conductivité de type n, une couche d'impuretés (3) formée dans la surface de la couche épitaxiale SiC (2) et ayant une conductivité de type p, ainsi qu'une couche JTE (5) formée près de la couche d'impuretés (3) et ayant une conductivité de type p et une concentration d'impuretés inférieure à celle de la couche d'impuretés (3). La couche de JTE (5) est formée de manière à être située à une distance prédéterminée de la surface supérieure de la couche épitaxiale de SiC (2) et une région de SiC (10) ayant une conductivité de type n est formée au-dessus de la couche de JTE (5).
(JA) 本発明は、SiC基板を用いた半導体装置において、JTE層が、固定電荷の影響をほとんど受けずに済み、安定した絶縁破壊耐圧を得ることができる、半導体装置等を提供することを目的とする。本発明の第一の形態に係わる半導体装置は、n型の導電性を有するSiCエピ層(2)と、SiCエピ層(2)の表面内に形成されており、p型の導電性を有する不純物層(3)と、不純物層(3)に隣接して形成されており、p型の導電性を有しており、不純物層(3)よりも不純物濃度の低いJTE層(5)とを、備えている。ここで、JTE層(5)は、SiCエピ層(2)の上面から所定の距離だけ隔てた位置に、形成されており、JTE層(5)の上方は、n型の導電性を有するSiC領域(10)が形成されている。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)