WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007023569) 不揮発性半導体記憶装置及びその書き込み方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/023569    国際出願番号:    PCT/JP2005/015579
国際公開日: 01.03.2007 国際出願日: 26.08.2005
IPC:
H01L 21/8246 (2006.01), H01L 27/105 (2006.01), H01L 45/00 (2006.01), G11C 13/00 (2006.01)
出願人: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (米国を除く全ての指定国).
KINOSHITA, Kentaro [JP/JP]; (JP) (米国のみ)
発明者: KINOSHITA, Kentaro; (JP)
代理人: KITANO, Yoshihito; Exceed Yotsuya 2nd Floor 9, Daikyo-cho, Shinjuku-ku, Tokyo 1600015 (JP)
優先権情報:
発明の名称: (EN) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND ITS WRITE METHOD
(FR) DISPOSITIF D’ENREGISTREMENT SEMI-CONDUCTEUR NON VOLATILE ET SON PROCÉDÉ D’ÉCRITURE
(JA) 不揮発性半導体記憶装置及びその書き込み方法
要約: front page image
(EN)A nonvolatile semiconductor storage device includes: a common electrode (38); a resistance storage layer (42) formed on the common electrode (38) in such a way that it is switched between a high resistance state and a low resistance state by application of voltage; and a resistance storage element (46) having a plurality of separate electrodes formed on the resistance storage layer (42). A plurality of memory regions for independently storing the high resistance state and the low resistance state are formed in the resistance storage layer between the common electrode (38) and the separate electrodes (44). Thus, it is possible to obtain a minute resistance storage element and improve the integration degree of the nonvolatile semiconductor storage device.
(FR)Le dispositif d’enregistrement semi-conducteur non volatile selon l’invention comprend : une électrode commune (38) ; une couche d’enregistrement à résistance (42) disposée sur l’électrode commune (38) de sorte qu’elle alterne entre un état de résistance élevée et un état de résistance faible lorsqu’une tension est appliquée ; et un élément d’enregistrement à résistance (46) comportant une pluralité d’électrodes séparées disposé sur la couche d’enregistrement à résistance (42). Une pluralité de zones de mémoire servant à enregistrer indépendamment l'état de résistance élevée et l'état de résistance faible sont disposées dans la couche d’enregistrement à résistance entre l’électrode commune (38) et les électrodes séparées (44). Il est ainsi possible d’obtenir un élément d’enregistrement à résistance minuscule et d’améliorer le degré d’intégration du dispositif d’enregistrement semi-conducteur non volatile.
(JA) 共通電極38と、共通電極38上に形成され、電圧の印加により高抵抗状態と低抵抗状態とが切り換わる抵抗記憶層42と、抵抗記憶層42上に形成された複数の個別電極とを有する抵抗記憶素子46を有し、共通電極38と複数の個別電極44との間の抵抗記憶層内に、それぞれ独立して高抵抗状態又は低抵抗状態を記憶する複数のメモリ領域が形成されている。これにより、抵抗記憶素子を微細化することができ、不揮発性半導体記憶装置の集積度を向上することができる。  
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)