処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2007007608 - 半導体記憶装置及びその製造方法

公開番号 WO/2007/007608
公開日 18.01.2007
国際出願番号 PCT/JP2006/313393
国際出願日 05.07.2006
IPC
H01L 27/10 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
10複数の個々の構成部品を反復した形で含むもの
H01L 21/8239 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
8239メモリ構造
CPC
H01L 27/10
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
H01L 27/2463
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
24including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, ; e.g. resistance switching non-volatile memory structures
2463Arrangements comprising multiple bistable or multistable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays, details of the horizontal layout
H01L 45/04
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
H01L 45/1233
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
12Details
122Device geometry
1233adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
H01L 45/146
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
14Selection of switching materials
145Oxides or nitrides
146Binary metal oxides, e.g. TaOx
H01L 45/147
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
14Selection of switching materials
145Oxides or nitrides
147Complex metal oxides, e.g. perovskites, spinels
出願人
  • シャープ株式会社 Sharp Kabushiki Kaisha [JP]/[JP] (AllExceptUS)
  • 大西 哲也 OHNISHI, Tetsuya (UsOnly)
  • 大西 茂夫 OHNISHI, Shigeo (UsOnly)
発明者
  • 大西 哲也 OHNISHI, Tetsuya
  • 大西 茂夫 OHNISHI, Shigeo
代理人
  • 政木 良文 MASAKI, Yoshifumi
優先権情報
2005-20289112.07.2005JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR MEMORY DEVICE AND ITS FABRICATION METHOD
(FR) DISPOSITIF DE MÉMOIRE EN SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体記憶装置及びその製造方法
要約
(EN) A semiconductor memory device has a memory cell area smaller than the minimum memory cell area defined by the minimum fabrication dimension of the fabrication process and is fabricated with a smaller number of photolithography steps. A fabrication method of the semiconductor memory device is also disclosed. The semiconductor memory device comprises a plurality of top electrodes (2) extending in the same direction and a plurality of bottom electrodes (1) extending in the direction perpendicular to the extending direction of the top electrodes (2) and has a cross-point structure in which a memory material element for storing data in a layer between the top electrode (2) and bottom electrode (1) is formed. The length of the memory material element in the extending direction of the top electrode (2) is determined by the line width of the bottom electrode (1) in a self-aligning fashion; the length in the extending direction of the bottom electrode (1) is determined by the line width of the top electrode (2) in a self-aligning fashion.
(FR) Le dispositif de mémoire en semi-conducteur selon l’invention présente une aire de cellule mémoire inférieure à l’aire de cellule mémoire minimale définie par les dimensions de fabrication minimales du processus de fabrication et est fabriqué avec un nombre inférieur d'étapes photolithographiques. L'invention concerne également un procédé de fabrication de ce dispositif mémoire en semi-conducteur. Le dispositif mémoire en semi-conducteur comprend une pluralité d’électrodes supérieures (2) s’étendant dans la même direction et une pluralité d'électrodes inférieures (1) s'étendant dans la direction perpendiculaire à la direction d'extension des électrodes supérieures (2), et comporte une structure de points de connexion dans laquelle un élément en matériau de mémoire servant à enregistrer les données est fomré dans une couche entre l'électrode supérieure (2) et l’électrode inférieure (1). La longueur de l’élément en matériau de mémoire dans la direction d’extension de l’électrode supérieure (2) est déterminée par la largeur de la ligne de l’électrode inférieure (1) de manière auto-alignée ; la longueur de la direction d’extension de l’électrode inférieure (1) est déterminée par la largeur de la ligne de l’électrode supérieure (2) de manière auto-alignée.
(JA) より少ないフォト工程で、且つ、製造プロセス上の最小加工寸法で規定される最小メモリセル面積よりも小さいメモリセル面積の半導体記憶装置及びその製造方法を提供する。同方向に延伸する複数の上部電極2と、上部電極2の延伸方向と直交する方向に延伸する複数の下部電極1とを備え、上部電極2と下部電極1との間の層にデータを蓄積するための記憶材料体を形成してなるクロスポイント構造の半導体記憶装置であって、記憶材料体は、上部電極2の延伸方向の長さが下部電極1の線幅により自己整合的に決定され、下部電極1の延伸方向の長さが上部電極2の線幅により自己整合的に決定される。
国際事務局に記録されている最新の書誌情報