JP2006313092 帯域制御回路及びそれに用いる帯域制御方法

1. (WO2007004558) 帯域制御回路及びそれに用いる帯域制御方法

↓

国際事務局に記録されている最新の書誌情報

国際公開番号:		WO/2007/004558		国際出願番号:		PCT/JP2006/313092
国際公開日:		11.01.2007		国際出願日:		30.06.2006

IPC:

H04L 12/56 (2006.01)

出願人:

NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (米国を除く全ての指定国).
NTT DoCoMo, Inc. [JP/JP]; 11-1, Nagatacho 2-chome Chiyoda-ku, Tokyo 100-6150 (JP) (米国を除く全ての指定国).
TAKAI, Kenichi [JP/JP]; (JP) (米国のみ)

発明者:

TAKAI, Kenichi; (JP)

代理人:

MIYAZAKI, Teruo; 8th Floor, 16th Kowa Bldg., 9-20, Akasaka 1-chome Minato-ku, Tokyo 1070052 (JP)

優先権情報:

2005-196937

06.07.2005

発明の名称:

(EN) BANDWIDTH CONTROL CIRCUIT AND BANDWIDTH CONTROL METHOD USED THEREFOR
(FR) CIRCUIT DE COMMANDE DE BANDE PASSANTE ET PROCEDE DE COMMANDE DE BANDE PASSANTE UTILISE POUR UN TEL CIRCUIT
(JA) 帯域制御回路及びそれに用いる帯域制御方法

要約:

(EN)A buffer (2) temporarily stores a packet transmitted from a transmission node (1). A counter (3) measures the size (length) of a packet transmitted from the buffer (2), and a memory (4) temporarily stores the value of the counter (3). A register (5) stores a desired bandwidth, and a register (6) stores the maximum transmission physical bandwidth of the transmission node (1). An arithmetic circuit (7) calculates the size of an IFG to be inserted, on the basis of the data in the memory (4), register (5), and register (6). A counter (8) counts the IFG size calculated by the arithmetic circuit (7). A counter (9) measures the remaining capacity of the buffer (2), and a pause generator (10) generates a pause frame according to the value of the counter (9) and outputs it to the transmission node (1).
(FR)La présente invention a trait à un procédé dans lequel une mémoire tampon (2) assure le stockage temporaire d'un paquet transmis depuis un noeud de transmission (1). Un compteur (3) mesure la taille (longueur) d'un paquet transmis depuis la mémoire tampon (2), et une mémoire (4) assure le stockage temporaire de la valeur du compteur (3). Un registre (5) assure le stockage d'une bande passante souhaitée, et un registre (6) assure le stockage de la bande passante physique de transmission maximale du noeud de transmission (1). Un circuit arithmétique (7) calcule la taille d'un intervalle intertrame à insérer, en fonction des données dans la mémoire (4), le registre (5), et le registre (6). Un compteur (8) compte la taille de l'intervalle intertrame calculée par le circuit arithmétique (7). Un compteur (9)mesure la capacité restante de la mémoire tampon (2) et un générateur de pauses (10) génère une trame de pause selon la valeur du compteur (9) et l'émet en sortie vers le noeud de transmission.
(JA)　バッファ（２）は送信ノード（１）から送信されたパケットを一時的に蓄える。カウンタ（３）はバッファ（２）から送信するパケットのサイズ（長さ）を測定し、メモリ（４）はカウンタ（３）の値を一時的に記憶する。レジスタ（５）は所望の帯域を保存し、レジスタ（６）は送信ノード（１）の最大送信物理帯域を保存する。演算部（７）はメモリ（４）の内容とレジスタ（５）の内容とレジスタ（６）の内容とを基に挿入すべきＩＦＧのサイズを計算する。カウンタ（８）は演算部（７）で計算されたＩＦＧサイズをカウントする。カウンタ（９）はバッファ（２）の残容量を測定し、Ｐａｕｓｅ生成部（１０）はカウンタ（９）の値に応じてポーズフレームを生成して送信ノード（１）に出力する。

指定国:

AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

国際公開言語:	Japanese (JA)
国際出願言語:	Japanese (JA)

デフォルト検索方法
デフォルト検索フィールド
画面表示言語
スキン
複数画面モード
ツールチップヘルプ有効化
IPC ツールチップヘルプ