WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2007004444) 半導体記憶装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2007/004444    国際出願番号:    PCT/JP2006/312616
国際公開日: 11.01.2007 国際出願日: 23.06.2006
IPC:
G11C 13/00 (2006.01), G11C 11/15 (2006.01), H01L 21/8246 (2006.01), H01L 27/10 (2006.01), H01L 27/105 (2006.01), H01L 27/28 (2006.01), H01L 43/08 (2006.01), H01L 51/05 (2006.01)
出願人: Sharp Kabushiki Kaisha [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (米国を除く全ての指定国).
INOUE, Kohji [JP/--]; (米国のみ)
発明者: INOUE, Kohji;
代理人: MASAKI, Yoshifumi; Yodoyabashi NAO Bldg. 7F 3-6, Imabashi 4-chome, Chuo-ku Osaka-shi Osaka 5410042 (JP)
優先権情報:
2005-191252 30.06.2005 JP
発明の名称: (EN) SEMICONDUCTOR MEMORY
(FR) MÉMOIRE À SEMI-CONDUCTEUR
(JA) 半導体記憶装置
要約: front page image
(EN)A semiconductor memory comprising a memory cell array of cross-point type having memory cells each composed of a variable resistive element for storing information in the form of variation of the electrical resistance. The operating current in the write operation is reduced. Main data lines (GDL0 to GDL7) for supplying predetermined data line voltages extend in the row direction in correspondence with the data lines (DL0 to DL7) of the memory cell arrays (BK0 to BK3) arranged at least in the row direction and are connected to the corresponding data lines (DL0 to DL7) through individual data line selecting transistors (TD0k to TD7k) in the memory cell arrays (BK0 to BK3). The number of data lines (DL0 to DL7) of the memory cell arrays (BK0 to BK3) is equal to the largest number of memory cells in which data is simultaneously written in one write operation.
(FR)La présente invention concerne une mémoire à semi-conducteur comprenant un réseau de cellules mémoire de type point de contact qui contient des cellules toutes composées d’un élément à résistance variable pour stocker des données sous forme de variation de la résistance électrique. Le courant de fonctionnement en mode écriture est réduit. Des canaux principaux (GDL0 à GDL7) fournissant des tensions de canal de données préétablies s’étendent dans le sens de rangée en correspondance avec les canaux de données (DL0 à DL7) des réseaux de cellules mémoire (BK0 à BK3) agencés au moins dans ce sens, et sont connectés aux canaux de données correspondants (DL0 à DL7) via des transistors de sélection distincte (TD0k à TD7k) dans les réseaux de cellules mémoire (BK0 à BK3). Le nombre de canaux de données (DL0 à DL7) des réseaux de cellules mémoire (BK0 à BK3) est égal au plus grand nombre de cellules dans lesquelles des données sont simultanément écrites en une opération.
(JA)  電気抵抗の変化により情報を記憶する可変抵抗素子からなるメモリセルを備えたクロスポイントタイプのメモリセルアレイを有する半導体記憶装置において書き込み動作時の動作電流の低減を図る。少なくとも行方向に複数配列された各メモリセルアレイBK0~BK3の各データ線DL0~DL7に各別に対応して所定のデータ線電圧を供給するための複数の主データ線GDL0~GDL7が行方向に延伸し、各メモリセルアレイBK0~BK3において、各主データ線GDL0~GDL7が対応するデータ線DL0~DL7と夫々個別のデータ線選択トランジスタTD0k~TD7kを介して接続し、各メモリセルアレイBK0~BK3のデータ線DL0~DL7の本数が1回の書き込み動作において同時に書き込み対象となるメモリセルの最大数に等しい。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)