処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2006129488 - 半導体記憶装置、及びそれを搭載した半導体集積回路

公開番号 WO/2006/129488
公開日 07.12.2006
国際出願番号 PCT/JP2006/309912
国際出願日 18.05.2006
IPC
G11C 11/401 2006.01
G物理学
11情報記憶
C静的記憶
11特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21電気的素子を用いるもの
34半導体装置を用いるもの
40トランジスタを用いるもの
401リフレッシングまたは電荷再生,すなわちダイナミック・セル
H01L 21/8242 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
8239メモリ構造
8242ダイナミックランダムアクセスメモリ構造(DRAM)
H01L 27/108 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
10複数の個々の構成部品を反復した形で含むもの
105電界効果構成部品を含むもの
108ダイナミックランダムアクセスメモリ構造
H01L 27/10 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
10複数の個々の構成部品を反復した形で含むもの
CPC
G11C 11/404
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
403with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
404with one charge-transfer gate, e.g. MOS transistor, per cell
G11C 11/4074
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
G11C 11/4076
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
4076Timing circuits
H01L 27/101
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
101including resistors or capacitors only
H01L 27/1085
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
108Dynamic random access memory structures
10844Multistep manufacturing methods
10847for structures comprising one transistor one-capacitor memory cells
1085with at least one step of making the capacitor or connections thereto
H01L 27/10882
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
108Dynamic random access memory structures
10844Multistep manufacturing methods
10847for structures comprising one transistor one-capacitor memory cells
10882with at least one step of making a data line
出願人
  • 松下電器産業株式会社 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP]/[JP] (AllExceptUS)
  • 高橋 英治 TAKAHASHI, Eiji (UsOnly)
  • 齊藤 義行 SAITO, Yoshiyuki (UsOnly)
発明者
  • 高橋 英治 TAKAHASHI, Eiji
  • 齊藤 義行 SAITO, Yoshiyuki
代理人
  • 新樹グローバル・アイピー特許業務法人 SHINJYU GLOBAL IP
優先権情報
2005-16096501.06.2005JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR STORAGE APPARATUS AND SEMICONDUCTOR INTEGRATED CIRCUIT INCORPORATING THE SAME
(FR) APPAREIL DE STOCKAGE SEMI-CONDUCTEUR ET CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR INTÉGRANT LEDIT APPAREIL
(JA) 半導体記憶装置、及びそれを搭載した半導体集積回路
要約
(EN)
A semiconductor storage apparatus wherein the number of memory cells used as bypass capacitors can be dynamically changed. In each memory block, a selector signal line is provided in parallel with each word line. In a pair of word line and selector signal line adjacent to each other, the states thereof are maintained such that they are opposite to each other. Additionally, in each memory block, a branch of a power supply line is provided in parallel with each bit line. In each memory cell, a first transistor connects a capacitor to the bit line in accordance with the state of the word line, while a second transistor connects the same capacitor to the power supply line branch in accordance with the state of the selector signal line. In the memory cells aligned in the row direction, the gates of the first transistors are connected to the same word line, while the gates of the second transistors are connected to the same selector signal line.
(FR)
L’invention concerne un appareil de stockage semi-conducteur où le nombre de cellules mémoire utilisées comme condensateurs de dérivation peut être changé de manière dynamique. Chaque bloc mémoire contient une ligne de signaux de sélection en parallèle avec chaque ligne de mots. Dans une paire de ligne de mots et de ligne de signaux de sélection adjacentes, leurs états sont maintenus pour qu’elles soient opposées l’une à l’autre. De plus, dans chaque bloc mémoire, une branche d'un circuit d’alimentation est installée en parallèle à chaque ligne de bits. Dans chaque cellule mémoire, un premier transistor connecte un condensateur à la ligne de bits en fonction de l’état de la ligne de mots, tandis qu’un second transistor connecte le même condensateur à la branche du circuit d’alimentation en fonction de l’état de la ligne de signaux de sélection. Dans les cellules mémoire alignées en rangées, les portes des premiers transistors sont connectées à la même ligne de mots, tandis que les portes des seconds transistors sont connectées à la même ligne de signaux de sélection.
(JA)
バイパスコンデンサとして使用されるメモリセルの数を動的に変更可能な半導体記憶装置の提供を目的とする。各メモリブロックではセレクタ信号線が各ワード線に一つずつ並置されている。隣接するワード線とセレクタ信号線との対では各状態が互いに逆に維持される。メモリブロック内では更に、電源ラインの枝が各ビット線に一つずつ並置されている。各メモリセルでは、第1のトランジスタがワード線の状態に応じてキャパシタをビット線に接続する。更に、第2のトランジスタがセレクタ信号線の状態に応じて同じキャパシタを電源ラインの枝に接続する。行方向に並んだメモリセルでは、第1のトランジスタのゲートが同じワード線に接続され、第2のトランジスタのゲートが同じセレクタ信号線に接続されている。
国際事務局に記録されている最新の書誌情報