処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2006115062 - 汎用論理モジュール及びそれを有する回路

公開番号 WO/2006/115062
公開日 02.11.2006
国際出願番号 PCT/JP2006/307767
国際出願日 12.04.2006
予備審査請求日 20.02.2007
IPC
H03K 19/20 2006.01
H電気
03基本電子回路
Kパルス技術
19論理回路,すなわち,1出力に作用する少なくとも2入力を持つもの;反転回路
20論理機能によって特徴づけられたもの,例.アンド,オア,ノア,ノット回路
G11C 11/15 2006.01
G物理学
11情報記憶
C静的記憶
11特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
02磁気的素子を用いるもの
14薄膜素子を用いるもの
15多層の磁性層を用いるもの
G11C 11/22 2006.01
G物理学
11情報記憶
C静的記憶
11特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21電気的素子を用いるもの
22強誘電体素子を用いるもの
H03K 3/356 2006.01
H電気
03基本電子回路
Kパルス技術
3電気的パルスの発生回路;単安定回路,双安定回路,多安定回路
02パルスの発生に用いられる回路形式または手段によって特徴づけられた発生器
353能動素子として内部または外部正帰還をもつ電界効果トランジスタを用いるもの
356双安定回路
H03K 19/173 2006.01
H電気
03基本電子回路
Kパルス技術
19論理回路,すなわち,1出力に作用する少なくとも2入力を持つもの;反転回路
02特定の構成要素を用いるもの
173構成要素として基本的論理回路を用いるもの
H03K 19/185 2006.01
H電気
03基本電子回路
Kパルス技術
19論理回路,すなわち,1出力に作用する少なくとも2入力を持つもの;反転回路
02特定の構成要素を用いるもの
185可変誘電体定数をもつ誘電体素子を用いるもの,例.強誘電体コンデンサ
CPC
H03K 19/1733
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
173using elementary logic circuits as components
1733Controllable logic circuits
出願人
  • 国立大学法人京都大学 KYOTO UNIVERSITY [JP]/[JP] (AllExceptUS)
  • 荻野 博幸 OGINO, Hiroyuki [JP]/[JP] (UsOnly)
発明者
  • 荻野 博幸 OGINO, Hiroyuki
代理人
  • 杉村 興作 SUGIMURA, Kosaku
優先権情報
2005-12204720.04.2005JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) GENERAL-PURPOSE LOGIC MODULE AND CIRCUIT HAVING THE SAME
(FR) MODULE LOGIQUE POLYVALENT ET CIRCUIT DOTE DE CE MODULE
(JA) 汎用論理モジュール及びそれを有する回路
要約
(EN)
An integrated circuit (29) includes general-purpose logic modules (25), combining parts (26) and a calculating part (28). Each general-purpose logic module (25), which has two input/output control parts (23) and a storing part (24), receives setting and control information. Each input/output control part (23) performs combinational logic arithmetic of information inputted to an input/output terminal (21) and input/output control information inputted to an input/output terminal (22). The storing part (24) stores a result of the combinational logic arithmetic and develops a positive or negative output of that result. The storing part (24) includes a first inverting amplifier, a second inverting amplifier cross-linked thereto, and a nonvolatile storing element.
(FR)
Selon l’invention, un circuit intégré (29) comporte des modules logiques polyvalents (25), des parties combinatoires (26) et une partie de calcul (28). Chaque module logique polyvalent (25) possède deux parties de commande d’entrée/sortie (23) et une partie de mémorisation (24) et reçoit des informations de réglage et de commande. Chaque partie de commande d’entrée/sortie (23) réalise des opérations d’arithmétique et de logique combinatoire sur les informations entrées dans un terminal d’entrée/sortie (21) et sur les informations de commande d’entrée/sortie entrées dans un terminal d’entrée/sortie (22). La partie de mémorisation (24) mémorise le résultat des opérations d’arithmétique et de logique combinatoire et convertit ce résultat en une sortie positive ou négative. La partie de mémorisation (24) comporte un premier amplificateur inverseur, un deuxième amplificateur inverseur relié au premier amplificateur inverseur par une connexion croisée et un élément de mémorisation non volatil.
(JA)
 集積回路29は、汎用論理モジュール25と、結合部26と、計算部28とを具える。汎用論理モジュール25は、二つの入出力制御部23と、記憶部24とを有し、設定及び制御情報が入力される。入出力制御部23は、入出力端子21に入力される情報及び入出力端子22に入力される入出力制御情報の組合せ論理演算を行う。記憶部24は、組合せ論理演算の結果を記憶し、その結果の肯定又は否定を出力する。記憶部24は、第1反転増幅器及びそれに交差結合した第2反転増幅器と、不揮発性の記憶素子とを有する。
他の公開
EP6731703
国際事務局に記録されている最新の書誌情報