WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006112332) 半導体装置及びリードフレーム
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/112332    国際出願番号:    PCT/JP2006/307762
国際公開日: 26.10.2006 国際出願日: 12.04.2006
IPC:
H01L 23/50 (2006.01)
出願人: ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosakicho, Ukyo-ku, Kyoto-shi, Kyoto 6158585 (JP) (米国を除く全ての指定国).
HIROMOTO, Hideki [JP/JP]; (JP) (米国のみ).
FUJII, Sadamasa [JP/JP]; (JP) (米国のみ).
YAMAGUCHI, Tsunemori [JP/JP]; (JP) (米国のみ)
発明者: HIROMOTO, Hideki; (JP).
FUJII, Sadamasa; (JP).
YAMAGUCHI, Tsunemori; (JP)
代理人: YASUTOMI, Yasuo; Chuo BLDG. 4-20, Nishinakajima 5-chome, Yodogawa-ku, Osaka-shi, Osaka 5320011 (JP)
優先権情報:
2005-116051 13.04.2005 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND LEAD FRAME
(FR) DISPOSITIF A SEMI-CONDUCTEURS ET RESEAU DE CONDUCTEURS
(JA) 半導体装置及びリードフレーム
要約: front page image
(EN)A semiconductor device which can surely prevent a wire bonded to an island from breaking due to, for instance, thermal shock and temperature cycle upon mounting. The semiconductor device is characterized in that the device is provided with a semiconductor chip; an island whereupon the semiconductor chip is bonded on the surface; and the wire for electrically connecting the electrode formed on the surface of the semiconductor chip with the island. The semiconductor device is further characterized in that the island is provided with a die bonding region whereupon the semiconductor chip is bonded, a wire bonding region whereupon the wire is bonded, and continuous grooves reaching a circumference of the island are formed between the die bonding region and the wire bonding region on the island.
(FR)Cette invention concerne un dispositif à semi-conducteurs qui permet d’éviter efficacement la cassure d’un fil connecté à un îlot en raison, par exemple, d’un choc thermique ou du cycle des températures lors du montage. Ledit dispositif se caractérise en ce qu’il comprend une puce à semi-conducteurs, un îlot sur lequel cette puce est fixée à la surface et un fil pour la connexion électrique de l’électrode formée sur la surface de la puce avec l’îlot. Ledit dispositif se caractérise également en ce que l’îlot comprend une zone de connexion de puce à laquelle est connectée la puce à semi-conducteurs, une zone de connexion de fil à laquelle est connecté le fil, des rainures continues jusqu’à une circonférence de l’îlot étant formées entre ces deux zones de l’îlot.
(JA)本発明は、例えば実装時等における熱衝撃や温度サイクル等によって、アイランドにワイヤボンディングされたワイヤが断線してしまうことを確実に防止し得る半導体装置を提供することを目的とするものであり、本発明の半導体装置は、半導体チップと、表面に半導体チップがダイボンディングされたアイランドと、半導体チップの表面に形成された電極とアイランドとを電気的に接続するワイヤとを備えた半導体装置であって、アイランドは、半導体チップがダイボンディングされるダイボンディング領域と、ワイヤがワイヤボンディングされるワイヤボンディング領域とを有し、アイランドにおけるダイボンディング領域とワイヤボンディング領域との間には、アイランドの周縁に達する連続した溝が形成されていることを特徴とする。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)