WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006112151) 容量性インピーダンスを持つ素子を駆動する駆動方法および駆動装置並びに撮像装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/112151    国際出願番号:    PCT/JP2006/303611
国際公開日: 26.10.2006 国際出願日: 27.02.2006
IPC:
H01L 21/339 (2006.01), H01L 27/148 (2006.01), H01L 29/762 (2006.01), H04N 5/335 (2011.01), H04N 5/372 (2011.01), H04N 5/376 (2011.01)
出願人: SONY CORPORATION [JP/JP]; 1-7-1, Konan, Minato-ku, Tokyo (JP) (米国を除く全ての指定国).
KINUGASA, Yukihisa; (米国のみ).
SEGAMI, Masahiro; (米国のみ).
HIROTA, Isao; (米国のみ)
発明者: KINUGASA, Yukihisa; .
SEGAMI, Masahiro; .
HIROTA, Isao;
代理人: NAKAMURA, Tomoyuki; c/o Miyoshi International Patent Office Toranomon Kotohira Tower 2-8, Toranomon 1-chome Minato-ku, Tokyo 1050001 (JP)
優先権情報:
2005-097358 30.03.2005 JP
2005-294398 07.10.2005 JP
発明の名称: (EN) DRIVE METHOD FOR DRIVING ELEMENT HAVING CAPACITY IMPEDANCE, DRIVE DEVICE, AND IMAGING DEVICE
(FR) PROCEDE D'ATTAQUE CONÇU POUR ELEMENT D'ATTAQUE DONT LA CAPACITE POSSEDE UNE CERTAINE IMPEDANCE, DISPOSITIF D'ATTAQUE ET DISPOSITIF D'IMAGERIE
(JA) 容量性インピーダンスを持つ素子を駆動する駆動方法および駆動装置並びに撮像装置
要約: front page image
(EN)A driver circuit is connected so as to constitute a 3-phase LC resonance circuit between three element electrodes. Three nodes of the 3-phase LC resonance circuits, i.e., node_A, node_B, node _C are driven by one of the logical level 0, high impedance Z, and 1 so that each of the LC resonance circuits constituting the 3-phase LC resonance circuit produces resonance while successively shifting the phase. By driving each phase so as to maintain a 2?/3 phase difference, the output logic becomes one of 0, high impedance, and 1, and the phase and the logic are assigned so that no overlap occurs at any timing. This reduces power consumption in a drive device for driving a capacity element such as in a charge-coupled device.
(FR)Un circuit attaqueur est connecté de manière qu'un circuit à résonance LC triphasé soit formé entre les trois éléments électrodes. Trois noeuds des circuits de résonance LC triphasés, tels que le noeud A, le noeud B et le noeud C sont attaqués par le niveau logique 0, l'impédance élevée Z ou 1, si bien que chaque circuit à résonance produit une résonance tout en décalant successivement la phase. L'attaque de chaque phase de manière à maintenir une différence de phase 2/3, permet au circuit logique de sortie d'atteindre 0, une impédance élevée et 1, et la phase et le circuit logique sont attribués de manière qu'aucun chevauchement ne se produise à aucun moment. Ainsi, la consommation d'énergie est réduite dans un dispositif d'attaque conçu pour attaquer un élément capacité, comme dans un dispositif à transfert de charge.
(JA) 3個の素子電極との間で3相LC共振回路を構成するようにドライバ回路を接続する。3相LC共振回路を構成する各LC共振回路が順次相を移行して共振するように、3相LC共振回路の3つのNode_A,_B,_Cを、論理レベル0、ハイインピーダンスZ、および1の何れかで駆動する。2π/3の位相差を保つように各相を駆動することで、出力論理が0、ハイインピーダンス、および1の何れかをとり、どの時点のタイミングにおいても重複しないように位相と論理を割り付ける。電荷結合素子などの容量素子を駆動する駆動装置にいおいて、消費電力を低減する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)