WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006106989) 整流回路および電圧変換回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/106989    国際出願番号:    PCT/JP2006/306972
国際公開日: 12.10.2006 国際出願日: 31.03.2006
IPC:
H02M 3/28 (2006.01), H02M 7/12 (2006.01), H02M 7/21 (2006.01)
出願人: NTT DATA EX TECHNO CORPORATION [JP/JP]; 3-3, Toyosu 3-chome Koto-ku, Tokyo 1356002 (JP) (米国を除く全ての指定国).
HANEDA, Masaji [JP/JP]; (JP) (米国のみ).
TAKAKUSA, Hidehiro [JP/JP]; (JP) (米国のみ).
OKADA, Minoru [JP/JP]; (JP) (米国のみ).
WADA, Haruki [JP/JP]; (JP) (米国のみ)
発明者: HANEDA, Masaji; (JP).
TAKAKUSA, Hidehiro; (JP).
OKADA, Minoru; (JP).
WADA, Haruki; (JP)
代理人: KURODA, Kenji; Kuroda Patent Offices 2nd Akiyama Bldg. 4F & 5F 6-2, Toranomon 3-chome Minato-ku, Tokyo 1050001 (JP)
優先権情報:
2005-105484 31.03.2005 JP
2005-174027 14.06.2005 JP
発明の名称: (EN) RECTIFYING CIRCUIT AND VOLTAGE CONVERTING CIRCUIT
(FR) CIRCUIT DE RECTIFICATION ET CIRCUIT DE CONVERSION DE TENSION
(JA) 整流回路および電圧変換回路
要約: front page image
(EN)[PROBLEMS] To provide a rectifying circuit wherein a rectified current path is on/off controlled in accordance with the positive or negative polarity of an applied potential. [MEANS FOR SOLVING PROBLEMS] There are included a first current path in which a transistor (Q1) is driven by a constant current element (CS1); a second current path in which a transistor (Q2) having its emitter and base short-circuited is driven by a constant current element (CS2); and a rectified current path that is on/off controlled by an FET (1). When a positive potential is applied to the drain of the FET (1) and to the collector of the transistor (Q2) and a negative potential is applied to the source of the FET (1), the second current path is cut off, thereby rendering the first current path conductive, driving the gate of the FET (1), cutting off the FET (1), and cutting off the rectified current path. When a negative potential is applied to the drain of the FET (1) and to the collector of the transistor (Q2) and a positive potential is applied to the source of the FET (1), the second current path is rendered conductive, thereby cutting off the first current path, driving the gate of the FET (1), rendering the FET (1) conductive, and rendering the rectified current path conductive.
(FR)Le problème à résoudre dans la présente invention consiste à fournir un circuit de rectification dans lequel la marche/arrêt d'un parcours de courant rectifié est contrôlée conformément à la polarité positive ou négative d'un potentiel appliqué. Le moyen de résoudre le problème consiste à inclure un premier parcours de courant dans lequel un transistor (Q1) est commandé par un élément à courant constant (CS1), un second parcours de courant dans lequel un transistor (Q2) dont l'émetteur et la base sont court-circuités est commandé par un élément à courant constant (CS2) et un parcours de courant rectifié dont la marche/arrêt est contrôlée par un FET (1). Lorsqu'un potentiel positif est appliqué au drain du FET (1) et au collecteur du transistor (Q2) et qu'un potentiel négatif est appliqué à la source du FET (1), le second parcours de courant est coupé, ce qui rend conducteur le premier parcours de courant, d'où l'attaque de la grille du FET (1), l'arrêt du FET (1) et l'arrêt du parcours de courant rectifié. Lorsqu'un potentiel négatif est appliqué au drain du FET (1) et au collecteur du transistor (Q2) et qu'un potentiel positif est appliqué à la source du FET (1), le second parcours de courant est rendu conducteur, ce qui arrête le premier parcours de courant, d'où l'attaque de la grille du FET (1), le fait que le FET devienne conducteur (1) et le fait que le parcours de courant rectifié devienne conducteur.
(JA)【課題】 印加される電位の正負に応じて整流電流路が断続制御される整流回路を提供すること 【解決手段】 定電流素子CS1によってトランジスタQ1が駆動される第1の電流路と、定電流素子CS2によってエミッタ-ベース間を短絡したトランジスタQ2が駆動される第2の電流路と、FET1により断続制御される整流電流路とを備えている。FET1のドレインとトランジスタQ2のコレクタに正電位が印加され、FET1のソースに負電位が印加されるとき、第2の電流路が遮断されることにより、第1の電流路は導通され、FET1のゲートを駆動し、FET1を遮断させ整流電流路を遮断する。FET1のドレインとトランジスタQ2のコレクタに負電位が印加され、FET1のソースに正電位が印加されるとき、第2の電流路が導通されることにより、第1の電流路は遮断され、FET1のゲートを駆動し、FET1を導通させ整流電流路を導通する。  
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)