WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006106570) 半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/106570    国際出願番号:    PCT/JP2005/006265
国際公開日: 12.10.2006 国際出願日: 31.03.2005
IPC:
H01L 21/8247 (2006.01), H01L 21/8242 (2006.01), H01L 27/108 (2006.01), H01L 27/115 (2006.01), H01L 29/788 (2006.01), H01L 29/792 (2006.01)
出願人: SPANSION LLC [US/US]; One AMD Place, P.O.Box 3453, Sunnyvale California 940883453 (US) (米国を除く全ての指定国).
Spansion Japan Limited [JP/JP]; 6, Kogyodanchi, Monden-machi, Aizuwakamatsu-shi, Fukushima 9650845 (JP) (米国を除く全ての指定国).
NANSEI, Hiroyuki [JP/JP]; (JP) (米国のみ)
発明者: NANSEI, Hiroyuki; (JP)
代理人: KATAYAMA, Shuhei; Mitsui Sumitomo Marine Tepco Building 6-1, Kyobashi 1-chome, Chuo-ku, Tokyo 1040031 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF A SEMI-CONDUCTEURS
(JA) 半導体装置
要約: front page image
(EN)A semiconductor device is provided with a gate electrode (12) formed on a semiconductor substrate (20); two source and drain regions (14) formed in the semiconductor substrate on the both sides of the gate electrode; a transistor having two or more charge accumulating regions; a bit line (10) connected to the source and drain regions; and a word line (12) connected to the gate electrode. The direction of a current flowing between the two source and drain regions is in the direction of the width of the word line. Since the direction of the current flowing between the source and drain regions is in the direction of the width of the word line, the bit line can be formed separately from the source and drain regions. Thus, the semiconductor device wherein a memory cell is microminiaturized is provided.
(FR)La présente invention décrit un dispositif à semi-conducteurs doté d'une électrode de grille (12) formée sur un substrat à semi-conducteurs (20), de deux régions de source et de drain (14) formées dans le substrat à semi-conducteurs des deux côtés de l'électrode de grille, d'un transistor possédant deux régions d'accumulation de charge ou plus, d'une ligne de bits (10) reliée aux régions de source et de drain, ainsi que d'une ligne de mots (12) reliée à l'électrode de grille. La direction d'un courant passant entre les deux régions de source et de drain se fait dans la direction de la largeur de la ligne de mots. Puisque la direction du courant passant entre les régions de source et de drain se fait dans la direction de la largeur de la ligne de mots, la ligne de bits peut être formée séparément des régions de source et de drain. Il est ainsi prévu un dispositif à semi-conducteurs dans lequel une cellule de mémoire est micro-miniaturisée.
(JA) 本発明の半導体装置は、半導体基板(20)上に形成されたゲート電極(12)と、該ゲート電極の両側の前記半導体基板内に形成された2つのソース・ドレイン領域(14)と、2以上の電荷蓄積領域とを具備するトランジスタと、前記ソース・ドレイン領域に接続されたビットライン(10)と、前記ゲート電極に接続されたワードライン(12)と、を具備し、前記2つのソース・ドレイン領域間に流れる電流方向は、前記ワードラインの幅方向である半導体装置である。ソース・ドレイン領域間に電流の流れる方向をワードラインの幅方向としているため、ビットラインをソース・ドレイン領域を兼ねず形成することができる。これによりメモリセルの微細化可能な半導体装置を提供することができる。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)