WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006103897) 半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/103897    国際出願番号:    PCT/JP2006/304639
国際公開日: 05.10.2006 国際出願日: 09.03.2006
IPC:
H01L 21/82 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01)
出願人: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
KAMIMOTO, Hitoshi; (米国のみ).
OZAWA, Daisuke; (米国のみ)
発明者: KAMIMOTO, Hitoshi; .
OZAWA, Daisuke;
代理人: HAYASE, Kenichi; HAYASE & CO. Patent Attorneys, 4F, The Sumitomo Building No.2, 4-7-28, Kitahama, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
優先権情報:
2005-066242 09.03.2005 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF A SEMI-CONDUCTEURS
(JA) 半導体装置
要約: front page image
(EN)In a semiconductor integrated circuit, local voltage drop is reduced, a voltage for high potential and a voltage for low potential of a transistor are uniformly applied and signal waveform deformation is reduced. A signal inputting/outputting cell wherein a wiring for high potential and a wiring for low potential are extracted from inside the cell, a reference cell wherein the wiring for high potential and the wiring for low potential are arranged in slit-shape, a via pattern cell having only a contact pattern that overlaps each of the wirings of the reference cell, and a wiring pattern cell having only a wiring pattern that buries a region between the slit-shaped wirings of the reference cell are prepared. Supply quantities of the voltage for high potential and the voltage for low potential to the reference cell are adjusted by existence/nonexistence of the via pattern cell and the wiring pattern cell, a change of the number of vias connected to the wirings of the reference cell and a change of wiring width.
(FR)La présente invention a trait à un circuit intégré à semi-conducteurs, dans lequel une chute de tension est réduite, une tension pour un potentiel élevé et une tension pour un potentiel faible d'un transistor sont appliquées de manière uniforme et une déformation de forme d'onde est réduite. Une cellule d'entrée/sortie de signaux dans laquelle un câblage pour un potentiel élevé et un câblage pour un potentiel faible sont extraits depuis l'intérieur de la cellule, une cellule de référence dans laquelle le câblage pour un potentiel élevé et le câblage pour un potentiel faible sont agencés en forme de fentes, une cellule à configuration de trous d'interconnexion présentant un motif de contact qui recouvre chacun des câblages de la cellule de référence, et une cellule à configuration de câblage ayant un motif de câblage qui enterre une région entre les câblages en forme de fente de la cellule de référence sont préparés. Des quantités d'alimentation de la tension pour le potentiel faible à la cellule de référence sont ajustées par la présence/l'absence de la cellule à configuration de trous d'interconnexion et la cellule à configuration de câblage, par une modification du nombre de trous d'interconnexion connectés aux câblages de la cellule de référence et par une modification de la largeur de câblage.
(JA) 半導体集積回路において、局所的な電圧降下を軽減し、かつトランジスタの高電位用電圧、低電位用電圧を均等に印加させ、信号波形の崩れを低減すること。  高電位用配線と低電位用配線をセル内部より引き出した信号入出力用セル、高電位用配線と低電位用配線をスリット状に配置した標準セルと、その標準セルの高電位用配線と低電位用配線にそれぞれ重なるようなコンタクトパターンのみを有するビアパターンセル、標準セルの高電位用配線と低電位用配線のスリット状配線間を埋める配線パターンのみを有する配線パターンセル、を準備しておき、前記ビアパターンセル、配線パターンセルの有無、および標準セルの高電位用配線と低電位用配線への接続のビア数および配線幅の変更により、標準セルへの高電位用電圧と低電位用電圧の供給量を調節する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)