WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006075374) 半導体装置及びそのテスト方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/075374    国際出願番号:    PCT/JP2005/000298
国際公開日: 20.07.2006 国際出願日: 13.01.2005
IPC:
G01R 31/30 (2006.01)
出願人: HITACHI ULSI SYSTEMS CO., LTD. [JP/JP]; 22-1, Josuihoncho 5-chome, Kodaira-shi, Tokyo 1878522 (JP) (米国を除く全ての指定国).
HAYASHI, Hideki [JP/JP]; (JP) (米国のみ).
YOSHIDA, Masahiro [JP/JP]; (JP) (米国のみ).
HIRAOKA, Toru [JP/JP]; (JP) (米国のみ).
MISAWA, Masayoshi [JP/JP]; (JP) (米国のみ)
発明者: HAYASHI, Hideki; (JP).
YOSHIDA, Masahiro; (JP).
HIRAOKA, Toru; (JP).
MISAWA, Masayoshi; (JP)
代理人: TSUTSUI, Yamato; Tsutsui & Associates 6th Floor, Kokusai Chusei Kaikan 14, Gobancho, Chiyoda-ku Tokyo 102-0076 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND TEST METHOD THEREOF
(FR) DISPOSITIF A SEMI-CONDUCTEUR ET PROCEDE D’ESSAI DE CELUI-CI
(JA) 半導体装置及びそのテスト方法
要約: front page image
(EN)A semiconductor device includes: a random pattern generation circuit (102); a circuit-to-be-tested (103) where a first test under a first operation condition and a second test under a second operation condition are executed; a first register (105) for holding a result of the first test; a second register (106) for holding a result of the second test; a comparison circuit (107) for comparing the value of the first register (105) to the value of the second register (106); and a test result judgment circuit (108) for judging pass/fail of the circuit-to-be-tested (103) according to the comparison result obtained by the comparison circuit (107). The first operation condition is a rough operation condition that pass is guaranteed and the second operation condition is an operation condition stricter than the first operation condition, thereby including a random logic. It is possible to execute a self test by the BIST in the semiconductor device without inputting an expected value from the test device.
(FR)Dispositif à semi-conducteur comprenant : un circuit de génération de motif aléatoire (102) ; un circuit à tester (103) où un premier essai dans une première condition de fonctionnement et un second essai dans une seconde condition de fonctionnement sont exécutés ; un premier registre (105) pour détenir un résultat du premier essai ; un second registre (106) pour détenir un résultat du second essai ; un circuit de comparaison (107) pour comparer la valeur du premier registre (105) à la valeur du second registre (106) ; et un circuit d’évaluation de résultat d’essai (108) pour évaluer la réussite/l’échec du circuit à tester (103) selon le résultat de comparaison obtenu par le circuit de comparaison (107). La première condition de fonctionnement est une condition de fonctionnement rudimentaire avec laquelle le succès est garanti et la seconde condition de fonctionnement est une condition de fonctionnement plus stricte que la première condition de fonctionnement, comprenant de ce fait une logique aléatoire. Il est possible d’exécuter un auto-essai par le BIST dans le dispositif à semi-conducteur sans entrer une valeur prévue à partir du dispositif d’essai.
(JA) ランダムパターン生成回路(102)と、第1の動作条件による第1のテスト及び第2の動作条件による第2のテストが実行される被テスト回路(103)と、前記第1のテストの結果を保持する第1レジスタ(105)と、前記第2のテストの結果を保持する第2レジスタ(106)と、第1レジスタ(105)の値と第2レジスタ(106)の値との比較を行う比較回路(107)と、比較回路(107)による比較結果に基づいて被テスト回路(103)のパス/フェイルの判定を行うテスト結果判定回路(108)とを有し、前記第1の動作条件は、パスが保証されている緩い動作条件であり、前記第2の動作条件は、前記第1の動作条件よりも厳しい動作条件とすることにより、ランダムロジックを含む半導体装置において、テスト装置から期待値を入力することなく、半導体装置内のBISTにより自己的なテストを行うことが可能となる。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)