WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006070581) 半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/070581    国際出願番号:    PCT/JP2005/022622
国際公開日: 06.07.2006 国際出願日: 09.12.2005
予備審査請求日:    26.10.2006    
IPC:
H01L 25/07 (2006.01), H01L 25/18 (2006.01), H01L 23/50 (2006.01)
出願人: KOKUSAN DENKI CO., LTD. [JP/JP]; 3744 Ohka, Numazu-shi, Shizuoka 4100022 (JP) (米国を除く全ての指定国).
MURAMATSU, Shuichi [JP/JP]; (JP) (米国のみ).
SUZUKI, Hidetoshi [JP/JP]; (JP) (米国のみ).
SATO, Tomoyuki [JP/JP]; (JP) (米国のみ).
HARA, Kazuo [JP/JP]; (JP) (米国のみ).
YAMAZAKI, Motoki [JP/JP]; (JP) (米国のみ).
ASARI, Masaki [JP/JP]; (JP) (米国のみ).
YAMAGUCHI, Hirofumi [JP/JP]; (JP) (米国のみ)
発明者: MURAMATSU, Shuichi; (JP).
SUZUKI, Hidetoshi; (JP).
SATO, Tomoyuki; (JP).
HARA, Kazuo; (JP).
YAMAZAKI, Motoki; (JP).
ASARI, Masaki; (JP).
YAMAGUCHI, Hirofumi; (JP)
代理人: MATSUMOTO, Hidetoshi; Hidetoshi Matsumoto Patent Office, Pholos-Iwamotocho Bldg., 8th Floor, 3-9-15, Iwamoto-cho, Chiyoda-ku, Tokyo 101-0032 (JP)
優先権情報:
2004-379794 28.12.2004 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF A SEMI-CONDUCTEUR
(JA) 半導体装置
要約: front page image
(EN)A semiconductor device is provided by mounting a plurality of semiconductor chips on a lead frame (10) and covering a required portion with a sealing section. The semiconductor chips are classified into first semiconductor chip groups (Dx-Dz) and second semiconductor chip groups (Du-Dw, Thx-Thz), and the both semiconductor chip groups are mounted on the lead frame (10) at intervals. The sealing section is composed of first and second resin sealing sections (41, 42) covering the first and second semiconductor chip groups with the required portions of the lead frame, respectively. The both resin sealing sections are mechanically connected by a connecting section, and a lead terminal group connected with a circuit in the first resin sealing section and a circuit in the second resin sealing section is extracted to the external through a space between the first resin sealing section (41) and the second resin sealing section (42).
(FR)L’invention propose un dispositif à semi-conducteur obtenu en montant une pluralité de puces à semi-conducteur sur un cadre de montage (10) et en couvrant une partie requise avec une section d’étanchéité. Les puces à semi-conducteur sont classées en des premiers groupes de puces à semi-conducteur (Dx-Dz) et des seconds groupes de puces à semi-conducteur (Du-Dw, Thx-Thz). Les deux groupes de puces à semi-conducteur sont montés sur le cadre de montage (10) à intervalles. La section d’étanchéité est composée de première et seconde sections d’étanchéité en résine (41, 42) recouvrant lesdits premiers et seconds groupes de puces à semi-conducteur avec les parties requises dudit cadre, respectivement. Les deux sections d’étanchéité en résine sont raccordées mécaniquement par une section de connexion et un groupe de bornes en plomb raccordé à un circuit dans la première section d’étanchéité en résine et à un circuit dans la seconde section d’étanchéité en résine est extrait vers l’extérieur par un espace compris entre la première section d’étanchéité en résine (41) et la seconde section d’étanchéité en résine (42).
(JA) 複数の半導体チップをリードフレーム(10)に取り付けて、所要の部分を封止部により被覆した半導体装置である。複数の半導体チップが第1の半導体チップ群(Dx~Dz)と第2の半導体チップ群(Du~Dw,Thx~Thz)とに分けられて、両半導体チップ群が相互間に間隔を隔てた状態でリードフレーム(10)に取り付けられている。封止部は、第1及び第2の半導体チップ群をそれぞれリードフレームの所要部分とともに被覆した第1及び第2の樹脂封止部(41及び42)からなっていて、両樹脂封止部の間が連結部により機械的に連結され、第1の樹脂封止部内の回路及び第2の樹脂封止部内の回路にそれぞれ接続されたリード端子群が第1の樹脂封止部(41)と第2の樹脂封止部(42)との間の隙間を通して外部に引き出されている。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)