国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2006041162) 2つのPLLを用いた微小時間差回路及び時間測定回路
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2006/041162 国際出願番号: PCT/JP2005/018973
国際公開日: 20.04.2006 国際出願日: 14.10.2005
予備審査請求日: 11.08.2006
IPC:
H03K 5/135 (2006.01) ,G04F 10/06 (2006.01) ,H03K 5/26 (2006.01)
H 電気
03
基本電子回路
K
パルス技術
5
このサブクラス中の他のメイングループの1によっては包括されないパルス操作
13
単一の出力をもち,かつ入力信号を変換して所望の時間間隔を有するパルスを与える配置
135
時間参照信号,例.クロック信号の使用によるもの
G 物理学
04
時計
F
時間間隔の測定
10
電気的手段によって未知時間間隔を測定する装置
06
位相の測定によるもの
H 電気
03
基本電子回路
K
パルス技術
5
このサブクラス中の他のメイングループの1によっては包括されないパルス操作
22
入力信号特性,例.傾斜,積分,にもとづいてパルスまたはパルス列をお互いに比較するための2つ以上の入力と1つの出力をもつ回路
26
入力信号特性が持続時間,間隔,位置,周波数または順序であるもの
出願人:
大学共同利用機関法人高エネルギー加速器研究機構 HIGH ENERGY ACCELERATOR RESEARCH ORGANIZATION [JP/JP]; 〒3050801 茨城県つくば市大穂1番地1 Ibaraki 1-1 Oho, Tsukuba-shi, Ibaraki 3050801, JP (AllExceptUS)
新井 康夫 ARAI, Yasuo [JP/JP]; JP (UsOnly)
発明者:
新井 康夫 ARAI, Yasuo; JP
代理人:
杉村 興作 SUGIMURA, Kosaku; 〒1000013 東京都千代田区霞が関3丁目2番4号 霞山ビルディング 7F Tokyo 7F, Kazan Building 2-4, Kasumigaseki 3-chome Chiyoda-ku, Tokyo 1000013, JP
優先権情報:
2004-30123415.10.2004JP
発明の名称: (EN) MICROTIME DIFFERENCE CIRCUIT AND TIME MEASURING CIRCUIT USING TWO PLLS
(FR) CIRCUIT A DIFFERENCE DE MICROTEMPS ET CIRCUIT DE MESURE DU TEMPS UTILISANT DEUX BOUCLES A VERROUILLAGE DE PHASE
(JA) 2つのPLLを用いた微小時間差回路及び時間測定回路
要約:
(EN) A microtime difference circuit and time measuring circuit enabling improvement of time resolution by one tenth or less are provided. The invention comprises a first phase-locked loop circuit having a voltage-controlled oscillator circuit generating a first oscillation frequency in response to a predetermined reference clock signal and a second phase-locked loop circuit having a voltage-controlled oscillator circuit generating a second oscillation frequency different from the first oscillation frequency in response to the same reference clock signal as the first phase-locked loop circuit. A microtime is obtained from the delay time difference between the output signals of the first and second phase-locked loop circuits.
(FR) Circuit à différence de microtemps et circuit de mesure du temps permettant l'amélioration de la résolution temporelle d'un dixième ou moins. L'invention comprend un premier circuit de boucle à verrouillage de phase ayant un circuit d'oscillateur commandé par une tension générant une première fréquence d'oscillation en réponse à un signal d'horloge de référence prédéterminé et un second circuit de boucle à verrouillage de phase ayant un circuit d'oscillateur commandé par une tension générant une seconde fréquence d'oscillation différente de la première fréquence d'oscillation en réponse au même signal d'horloge de référence que le premier circuit de boucle à verrouillage de phase. Un microtemps est obtenu à partir de la différence de temps de retard entre les signaux de sortie des premier et second circuits de boucle à verrouillage de phase.
(JA)   1桁以上時間分解能を向上させることができる微小時間差回路及び時間測定回路を提供する。所定の基準クロック信号を受け、第1発振周波数を発生する電圧制御発振回路を具える第1位相同期ループ回路と、前記第1位相同期ループ回路と同じ基準クロック信号を受け、前記第1発振周波数と異なる第2発振周波数を発生する電圧制御発振回路を具える第2位相同期ループ回路とを具え、前記第1位相同期ループ回路と前記第2位相同期ループ回路の出力信号の遅延時間差から微小時間を得る。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)