処理中

しばらくお待ちください...

設定

設定

1. WO2006040977 - 表示装置の駆動回路、および、それを備えた表示装置

注意: このテキストは、OCR 処理によってテキスト化されたものです。法的な用途には PDF 版をご利用ください。
明 細書

表示装置の駆動回路、および、それを備えた表示装置

技術分野

[0001] 本発明は、表示装置の信号供給線に先んじて予備充電を行った後に書き込みの ための信号を供給する駆動回路、および、それを備えた表示装置に関するものであ る。

背景技術

[0002] 点順次駆動のアクティブマトリクス型液晶表示装置では、液晶パネルの交流駆動を 行う際、各画素が安定して所望の電荷量だけ充電されるように、データ信号線を介し て画素にビデオ信号を供給する前に各データ信号線を予備充電 (プリチャージ)する ことが行われる。この場合、全データ信号線に一度に予備充電を行うようにすると、全 データ信号線の配線容量の合計が大きいために、予備充電電源の駆動能力を高く しなければならない。この問題を解決することのできる技術として、少ないデータ信号 線の単位ごとに予備充電を行う技術がある。

[0003] 例えば、日本国公開特許公報である特開平 7— 295520号公報(1995年 11月 10 日公開)には、 1つのデータ信号線にビデオ信号を出力するときに、データ信号線ド ライバのシフトレジスタから出力されるビデオ信号をサンプリングするための信号を用 いて、他の 1つのデータ信号線のスィッチを ON状態にし、予備充電電源から予備充 電を行うようにする構成が開示されて!ヽる。

[0004] 特開平 7— 295520号公報では、点順次でデータ信号線にビデオ信号を出力する ために、 TFTを含む MOSFETなどの容量性の制御端子 (例えばゲート)を有するス イッチが各データ信号線に設けられ、その制御端子の充電電圧を制御して導通と非 導通とを点順次で切り換える。このスィッチを点順次で切り換える制御信号 (例えばゲ ート信号)は、一般に複数段のフリップフロップ力なるシフトレジスタによって水平方 向にシフトされて出力される。また、各データ信号線には、予備充電を行うために点 順次で導通と非導通とが切り換わる同様のスィッチも別に設けられる。

[0005] 特開平 7— 295520号公報の構成によれば、予備充電を行うための回路をデータ 信号線ドライバの内部に設けることによって、液晶表示装置の十分な額縁面積を確 保するなど、予備充電回路の面積低減を図ることができるようになって、る。

[0006] ところが、特開平 7— 295520号公報のデータ信号線ドライバでは、ビデオ信号を サンプリングするためのサンプリング用のスィッチを開閉する信号を、他のデータ信 号線の予備充電用のスィッチを開閉する信号としても利用しているので、表示の均一 性が低下するなどして表示品位が劣化するといつた問題がある。

[0007] つまり、交流駆動する上で行う予備充電は、各データ信号線及び画素容量の電位 を、前回のビデオ信号のサンプリング時に対して極性反転させるほど大きく変化させ るように行うため、このときのスィッチのスイッチングは大きなインパルス状の充電電流 を伴う。上記スィッチの制御端子が容量性であるので、この大きな充電電流の比較的 高い周波数成分が制御端子の容量を介してスィッチの制御信号回路に伝達されて 制御信号回路の電位を揺動させ、さらにビデオ信号書き込み用のスィッチの制御端 子を介して、データ信号線に供給されるビデオ信号の揺動を引き起こす虞がある。こ のようなビデオ信号の揺動は、表示の均一性が低下するなどして表示品位を劣化さ せる。

[0008] このような課題を解決するものとして、本願出願人が先に出願して日本国公開特許 公報として既に公開された特開 2004— 54235号公報(2004年 2月 19日公開)には 、サンプリング用のスィッチを開閉する信号の出力回路と、予備充電用のスィッチを 開閉する信号の出力回路とが共用されな、構成が開示されて!、る。これによれば、 予備充電に伴ってデータ信号線に流れる大きな電流力予備充電用のスィッチの容 量性の制御端子を介して、そのときに書き込みを行っているデータ信号線に書き込 むべきビデオ信号の電位を揺動させることを回避することができる。

[0009] 以下、図 30および図 31を用いて、上記特開 2004— 54235号公報に開示されて V、るデータ信号線ドライバの一構成例にっ、て説明する。

[0010] 図 30に示すように、データ信号線ドライバ 131は、シフトレジスタ 131aとサンプリン グ部 131bとを備えている。そして、シフトレジスタ 131aは、複数段のセット'リセット型 のフリップフロップ5 ' 5 £2〜'を備ぇ、各段に対応するように、スィッチ回路 aswl •asw2 ' " -とを備えている。

[0011] フリップフロップ5 '5 £2'5 £3〜'の出カは順に、出力信号 dql'ql'q2'"-で ある。このうち、 2段目以降のフリップフロップ srff2以降の出力信号 ql'q2'"'が、サ ンプリング部 131bが備えるバッファ Buf 1 'Buf2'…を介してスィッチ v_aswl -v_asw 2····に入力される。サンプリング部 3Bのスィッチ v_aswl'v_asw2'"-は、容量性の 制御端子 (例えばゲート)を有するスィッチであり、出力信号 ql 'q2'…の入力にて導 通する。導通すると、共通に入力されたアナログのビデオ信号 VIDEOの電位を、デ ータ信号線 sll'sl2'…に出力する。つまり、出力信号 ql'q2'"'が、ビデオ信号 VID EOのサンプリングのタイミングパルスである。

[0012] また、これら出力信号 dql'ql'q2'"'は順に、スィッチ回路 aswl 'asw2'asw3' ··· の制御信号としても入力される。スィッチ回路 aswl'asw2'…は、導通すると、奇数 段であればクロック信号 sckを取り込んで出力し、偶数段であればクロック信号 sckb を取り込んで出力する。クロック信号 sckbはクロック信号 sckの反転信号である。

[0013] そして、これらスィッチ回路 aswl' asw2'…の出力は順に、出力信号 dsrl 'srl 'sr 2·…であり、これら出力信号が、次段のフリップフロップ srffのセット信号となると共に 、前段のフリップフロップ srffのリセット信号となり、かつ、ここでは、サンプリング部 13 lbのスィッチ p_asw2'p_asw3'…への入力信号となる。また、初段のフリップフロップ srff 1には、スタートパルス sspがセット信号として入力され、このスタートパルス sspが 、スィッチ p_aswlへの入力信号にもなる。

[0014] これらサンプリング部1311)のスィッチ _&5 1' _&5 2'"'は、スィッチ v_aswl -v_a sw2'…と同様に、容量性の制御端子を有するスィッチであり、スタートパルス ssp'出 力信号 dsrl 'srl' sr2'…の入力にて導通し、導通すると、共通に入力された予備充 電電位 PVIDをデータ信号線 sll'sl2'…に出力する。つまり、スタートパルス ssp'出 力信号 dsRl · sr 1 · sr2 · · · ·が、予備充電のための制御信号である。

[0015] データ信号線 sll · sl2 · · · ·には、直交するように走査信号線 gll · gl2 · · · ·が設けられ ている。そして、データ信号線 siと走査信号線 glとの交点にはマトリクス状に画素 Pix 1—1 · Pixl— 2 ····が形成されて!、る。

[0016] 図 31は、上記の構成のデータ信号線ドライバ 131のタイミングチャートである。スタ ートパルス sspが入力されると、これがスィッチ p_aswlにも入力され、データ信号線 si

1が予備充電される。このとき、スィッチ v_aswlは非導通であるので、予備充電電位 PVIDとビデオ信号 VIDEOとがデータ信号線 sll上で衝突することはない。

[0017] また、スタートパルス sspが入力されることで、フリップフロップ srfflより出力信号 dq 1が出力され、これによつてスィッチ回路 aswlが導通し、クロック信号 sckを取り込ん で出力信号 dsrlを出力する。出力信号 dsrlはフリップフロップ srff 2のセット信号とな り、フリップフロップ srff2は出力信号 qlを出力する。

[0018] 出力信号 qlが出力されることで、スィッチ asw2が導通し、スィッチ asw2はクロック 信号 sckbを取り込んで出力信号 srlを出力する。また、出力信号 qlはタイミングパル スとしてバッファ Buflを介してスィッチ v_aswlを導通させる。これにより、データ信号 線 sllはビデオ信号 VIDEOが供給される。このときすでにスタートパルス sspは Low になっているため、スィッチ p_aswlは非導通となっている。したがって、このときも、予 備充電電位 PVIDとビデオ信号 VIDEOとがデータ信号線 sll上で衝突することはな い。

[0019] また、出力信号 dsrlによってスィッチ p_asw2が導通するので、ビデオ信号 VIDEO がデータ信号線 sllに出力されると同時に、データ信号線 sl2が予備充電される。

[0020] このようにして、データ信号線 sinの予備充電を行った後にデータ信号線 sinにビデ ォ信号 VIDEOを供給し、このビデオ信号 VIDEOの供給の間にデータ信号線 si (n + 1)の予備充電を行うと、う動作を順次繰り返し、点順次でサンプリングが行われて いく。

[0021] また、日本国公開特許公報である特開平 11— 218738号公報(1999年 8月 10日 公開)には、双方向シフトレジスタを備え、反転表示を行う電気光学装置において、 プリチャージ信号をデータ線に線順次で書き込む技術が記載されて、る。この文献 に記載されている技術では、サンプリング回路駆動信号の出力段の 2段前の出力段 から、プリチャージ回路駆動信号の出力を行うようになっており、プリチャージ信号切 替回路によって、双方向シフトレジスタのシフト方向に応じてプリチャージ回路駆動信 号の出力段を選択するようになって、る。

[0022] なお、本願出願人が先に出願して日本国公開特許公報として公開された特開 200 1—135093号公報(2001年 5月 18日公開)には、シフトレジスタの各段を構成する

セット ·リセット型フリップフロップの出力を受けてクロック信号をスィッチ回路によって 取り込み、このクロック信号を次段のセット'リセット型フリップフロップのセット信号とす る構成が開示されている。また、本願出願人が先に出願して日本国公開特許公報と して公開された特開 2001— 307495号公報(2001年 11月 2日公開)および特開 20 00— 339985号公報(2000年 12月 8日公開)には、シフトレジスタの各段を構成す るセット'リセット型フリップフロップの出力を受けてクロック信号を取り込み、このクロッ ク信号のレベルシフトを行って次段のセット'リセット型フリップフロップのセット信号と する構成が開示されている。

[0023] しかしながら、上記特開平 7— 295520号公報および特開 2004— 54235号公報 の技術では、 1つのデータ信号線にビデオ信号を出力する前に、そのデータ信号線 に対するビデオ信号の出力段よりも前の出力段の信号を用いて、予備充電を行うよう になっている。

[0024] このため、 1番目のデータ信号線、もしくは、 1番目および 2番目のデータ信号線の 予備充電を行うために、シフトレジスタの前段に予備充電用の出力段 (ダミー段、ダミ 一回路)を追加する必要があり、駆動回路の面積が大きくなつてしまう。なお、例えば 2段前の出力を用いて予備充電を行う構成では、ダミー段を 2段設ける必要がある。

[0025] さらに、ダミー段の占有面積が増加することにカ卩えて、配線の引き回しのための面 積も増大し、表示エリア外の額縁の面積が増加する。したがって、例えば、携帯用機 器等に搭載される表示装置のように、小型であること、小型化のために表示エリア外 の額縁が狭、ことが要求される表示装置には適さな、。

[0026] また、特開平 11— 218738号公報の技術では、双方向シフトレジスタのシフト方向 に応じてプリチャージ回路駆動信号の出力段を選択するためのプリチャージ信号切 替回路を備える必要がある。このプリチャージ信号切替回路には、各シフト方向に対 して 2段前の出力段からのプリチャージ回路駆動信号と、 2段後ろの出力段からのプ リチャージ回路駆動信号とが入力される。したがって、プリチャージ信号切替回路の 占有面積、および配線の引き回し面積が増大し、駆動回路の大型化を招いてしまう。

[0027] このように、従来の表示装置の駆動回路には、予備充電を行うために、駆動回路の 面積および配線の引き回し面積が増大してしまうという問題があった。なお、上記した 特開 2001— 135093号公報、特開 2001— 307495号公報、特開 2000— 339985 号公報では、予備充電に関して何の開示も示唆もしてヽなヽ。

発明の開示

[0028] 本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、予備充電 回路を内部に備えた表示装置の駆動回路の面積を小型化すること、および、その駆 動回路を備えた、表示エリアの広い表示装置を提供することにある。

[0029] 本発明の表示装置の駆動回路は、上記の課題を解決するために、表示装置に設 けられた複数の信号供給線のそれぞれに対して第 1スィッチを備え、上記各信号供 給線に対する書き込み信号の書き込みを上記各第 1スィッチの導通により行う書き込 み回路と、上記第 1のスィッチを導通させるためのタイミングノルスを生成するパルス 生成手段を複数段備え、上記各信号供給線に対するタイミングパルスを順次出力す るシフトレジスタと、上記信号供給線のそれぞれに対して第 2スィッチを備え、上記各 信号供給線への予備充電を上記各第 2スィッチの導通により行う予備充電回路とが 設けられた表示装置の駆動回路において、上記各パルス生成手段は、それぞれの 前段の上記パルス生成手段カゝら出力される上記タイミングパルスを入力され、当該タ イミングパルスが上記第 1スィッチを導通させるアクティブレベルになった後、上記各 パルス生成手段自身がアクティブレベルの上記タイミングパルスを出力するまでの期 間中に、上記各パルス生成手段自身が出力するタイミングパルスに基づ、て書き込 みを行う上記信号供給線に対応する上記第 2スィッチを導通させて当該信号供給線 を予備充電するための予備充電用パルスを出力することを特徴としている。

[0030] 上記の構成によれば、上記各パルス生成手段は、自身が出力するタイミングパルス に基づいて書き込みを行う上記信号供給線に対応する上記第 2スィッチを導通させ て当該信号供給線を予備充電するための予備充電用パルスを出力する。これにより 、従来必要であった、初段の上記パルス生成手段もしくは初段および 2段目のパルス 生成手段が出力するタイミングパルスに基づいて書き込みを行う上記信号供給線を 予備充電するための予備充電用ノルスを出力するためのダミー回路を設ける必要が なくなる。したがって、予備充電回路を内部に備えた表示装置の駆動回路の面積、 および上記駆動回路の周囲に引き回す配線の面積を小型化することができる。

[0031] 本発明の表示装置は、上記の課題を解決するために、複数の画素と、上記画素に 対応して設けられる複数の信号供給線としてのデータ信号線および複数の信号供給 線としての走査信号線と、書き込み信号としてのビデオ信号を上記データ信号線お よび上記画素に書き込むデータ信号線ドライバと、上記ビデオ信号を書き込む画素 を選択するために上記走査信号線に書き込み信号としての走査信号を書き込む走 查信号線ドライバとを備えた表示装置であって、上記の表示装置の駆動回路を、上 記データ信号線ドライバとして備えて、ることを特徴として、る。

[0032] 上記の構成によれば、表示装置の駆動回路のサイズを小さくすることができるので 、表示部における額縁面積、すなわち非表示領域の面積を小さくし、表示エリアの広 い表示装置を実現できる。

図面の簡単な説明

[0033] [図 1]本発明の一実施形態に力かるデータ信号線ドライバの構成を示すブロック図で ある。

[図 2]本発明の一実施形態に力かるデータ信号線ドライバが備えられる表示装置の 構成を示すブロック図である。

[図 3]図 2の表示装置における画素の構成を示すブロック図である。

[図 4]本発明の一実施形態に力かるデータ信号線ドライバに備えられる、フリップフロ ップの構成を示すブロック図である。

[図 5]本発明の一実施形態に力かるデータ信号線ドライバに備えられる、レベルシフ タ制御回路の構成を示すブロック図である。

[図 6]本発明の一実施形態に力かるデータ信号線ドライバに備えられる、レベルシフ タの構成を示すブロック図である。

[図 7]図 4のフリップフロップ内に備えられる、フリップフロップの構成を示すブロック図 である。

[図 8]図 8のフリップフロップの動作に関わる信号のタイミングチャートである。

[図 9]図 4に示したフリップフロップの動作に関わる信号のタイミングチャートである。

[図 10]図 4に示したフリップフロップを備えてなるシフトレジスタ部の動作に関わる信 号のタイミングチャートである。

圆 11]本発明の一実施形態に力かるデータ信号線ドライバにおける、重なり防止部 に備えられる遅延回路の構成を示すブロック図である。

[図 12]図 11に示した遅延回路の動作に関わる信号のタイミングチャートである。 圆 13]本発明の一実施形態に力かるデータ信号線ドライバにおける、重なり防止部 に備えられるバッファ回路の構成を示すブロック図である。

圆 14]本発明の一実施形態に力かるデータ信号線ドライバにおける、重なり防止部 のタイミングチャートである。

圆 15]本発明の一実施形態に力かるデータ信号線ドライバにおける、サンプリング部 の一構成例を示すブロック図である。

圆 16]本発明の一実施形態に力かるデータ信号線ドライバにおける、サンプリング部 の他の構成例を示すブロック図である。

圆 17]本発明の一実施形態に力かるデータ信号線ドライバにおける、サンプリング部 のさらに他の構成例を示すブロック図である。

圆 18]本発明の一実施形態に力かるデータ信号線ドライバに、フリップフロップに代 えて備えられる、シフトレジスタブロックの構成を示すブロック図である。

[図 19]図 18のシフトレジスタブロックの動作に関わる信号のタイミングチャートである。 圆 20]本発明の他の実施形態にカゝかるデータ信号線ドライバの構成を示すブロック 図である。

圆 21]本発明の他の実施形態に力かるデータ信号線ドライバに備えられる、フリップ フロップ SRFFの構成を示すブロック図である。

[図 22]図 21のフリップフロップに備えられるセレクタ一の構成を示すブロック図である

[図 23]図 21のフリップフロップの動作に関わる信号の、シフト方向が順方向の場合の タイミングチャートである。

圆 24]本発明の他の実施形態に力かるデータ信号線ドライバの動作に関わる信号の 、図 21のフリップフロップを順方向にシフトさせた場合のタイミングチャートである。

[図 25]図 21のフリップフロップの動作に関わる信号の、シフト方向が逆方向の場合の タイミングチャートである。

[図 26]本発明の他の実施形態に力かるデータ信号線ドライバの動作に関わる信号の 、図 21のフリップフロップを逆方向にシフトさせた場合のタイミングチャートである。

[図 27]本発明の他の実施形態に力かるデータ信号線ドライバに、図 21のフリップフロ ップに代えて備えられる、シフトレジスタ回路の構成を示すブロック図である。

[図 28]図 27のシフトレジスタ回路の動作に関わる信号の、シフト方向が順方向の場 合のタイミングチャートである。

[図 29]図 27のシフトレジスタ回路の動作に関わる信号の、シフト方向が逆方向の場 合のタイミングチャートである。

[図 30]従来のデータ信号線ドライバの構成を示すブロック図である。

[図 31]図 22のデータ信号線ドライバの動作に関わる信号のタイミングチャートである

[図 32]本発明の一実施形態に力かるデータ信号線ドライバに備えられる、フリップフ 口ップの変形例を示すブロック図である。

[図 33]図 32に示したフリップフロップに備えられるレベルシフタ制御回路の構成を示 すブロック図である。

[図 34]図 32に示したフリップフロップに備えられるレベルシフタの構成を示すブロック 図である。

[図 35]図 32に示したフリップフロップの動作に関わる信号のタイミングチャートである

発明を実施するための最良の形態

[0034] 〔実施形態 1〕

本発明の一実施形態について、図を用いて説明する。図 1は、本実施形態にかか る表示装置の駆動回路である、データ信号線ドライバ 31の構成を示すブロック図で ある。データ信号線ドライバ 31は、図 2に示すように、液晶表示装置 (表示装置) 1の データ信号線 SL1 ' SL2' · · ·を駆動するデータ信号線ドライバである。

[0035] (液晶表示装置 1)

液晶表示装置 1は画素の点順次かつ交流駆動を行うアクティブマトリクス型の液晶 表示装置であり、マトリクス状に配された画素 PIXを有する表示部 2と、各画素 PIXを 駆動するデータ信号線ドライバ 31および走査信号線ドライバ 4と、制御回路 5と、デ ータ信号線 SL1 · SL2 · · · ·および走査信号線 GL1 · GL2 · ···とを備えて!/、る。そして、 制御回路 5が各画素 PIXの表示状態を示すビデオ信号 VIDEOを生成し、このビデ ォ信号 VIDEOに基づ!/、て画像が表示されるようになって、る。

[0036] 各画素 PIXは、相互に交差する m本の走査信号線 GLl〜GLmおよび n本のデー タ信号線 SLl〜SLnによって区画されて成るマトリクス状の各領域にそれぞれ配置さ れる。そして、データ信号線ドライバ 31および走査信号線ドライバ 4が、制御回路 5か ら入力される VIDEO信号を、データ信号線 SL 1〜SLnおよび走査信号線 GL 1〜G Lmを介して各画素 PIXに順次書き込んでいくことで画像表示を行う。

[0037] 図 3は、 j番目の走査信号線 GLjおよび i番目のデータ信号線 SLjによって区画され る領域に配置する画素 PIXの構成を示している。なお、各画素 PIXの構成は同様で ある。

[0038] この図に示すように、画素 PIXは、スイッチング用トランジスタ(電界効果トランジスタ ) SWと、画素容量 Cpとからなる。画素容量 Cpは、液晶容量 Clcと、必要に応じて付 加される補助容量 Csとから構成されて、る。

[0039] スイッチング用トランジスタ SWは、ゲートが走査信号線 GLに接続され、ソースがデ ータ信号線 SLに接続され、ドレインが画素容量 Cp (液晶容量 Clcおよび補助容量 C s)に接続されている。なお、画素容量 Cpの他方の電極は、全画素 PIXに共通の共 通電極線に接続されて!ヽる。

[0040] したがって、走査信号線 GLが選択されると、スイッチング用トランジスタ SWが導通 し、データ信号線 SLに印加された電圧が画素容量 Cpに印加される。一方、走査信 号線 GLの選択期間が終了して、スイッチング用トランジスタ SWが遮断されている間 、画素容量 Cpは該遮断時の電圧を保持し続ける。ここで、液晶の透過率または反射 率は、液晶容量 Clcに印加される電圧によって変化する。したがって、走査信号線 G Lを選択し、データ信号線 SLへビデオ信号 VIDEOに応じた電圧を印加することで、 画素 PIXの表示状態を、ビデオ信号 VIDEOに合わせて変化させることができる。

[0041] 制御回路 5は、クロック信号 (正転クロック信号) SCKおよびその反転信号 (反転クロ ック信号) SCKB、スタートパルス SSPおよびその反転信号 SSPB、およびビデオ信

号 VIDEOを生成してデータ信号線ドライバ 31へ向けて出力する。また、制御回路 5 は、データ信号線ドライバ 31へ予備充電電位 PVIDを供給する。さらに制御回路 5は 、クロック信号 GCK、スタートパルス GSP、および信号 GPSを生成して走査信号線ド ライバ 4へ向けて出力する。

[0042] データ信号線ドライバ 31は、シフトレジスタ 3 laとサンプリング部 3 lbと重なり防止部 31cとレベルシフタ LSとを備えている。

[0043] ここで、データ信号線ドライバ 31には、各画素 PIXへの映像信号であるビデオ信号 VIDEOが時分割で伝送されている。そして、データ信号線ドライバ 31は、タイミング 信号となるクロック信号 SCK' SCKBと、スタートパルス SSPBをレベルシフタ LSによ つて所定の電圧に変換した信号 SSPB'とに基づいたタイミングで、ビデオ信号 VID EOから、各画素 PIXへの映像データを抽出する。具体的には、シフトレジスタ 31aが 、クロック信号 SCKのオンタイミングに同期してスタートパルス SSPB'を順次シフトす ることによって、クロック信号 SCKの半周期ずつタイミングが異なる出力信号 Sl〜Sn を生成し、サンプリング部 31bが、その各出力信号 Sl〜Snが示すタイミングで VIDE O信号をサンプリングして、各データ信号線 SLl〜SLnへ出力する。

[0044] 走査信号線ドライバ 4は、シフトレジスタ 4aを備えている。このシフトレジスタ 4aには 、クロック信 GCK、スタートパルス GSP、信号 GPSが入力される。そして、シフトレジ スタ 4aが、クロック信号 GCKに同期してスタートパルス GSPを順次シフトすることによ つて、所定の間隔ずつタイミングが異なる走査信号を各走査信号線 GL 1〜GLmへ 線順次に出力する。これにより、各画素 PIXに、ビデオ信号 VIDEOが順次書き込ま れ、画像表示が行われる。

[0045] なお、表示部 2と、データ信号線ドライバ 31およびゲートドライバ 4を含む周辺回路 とは、製造時の手間と配線容量と配線抵抗とを削減するために、同一基板上にモノ シリックに形成されている。また、より多くの画素 PIXを集積し、表示面積を拡大する ために、表示部 2、データ信号線ドライバ 31、および走査信号線ドライバ 4は、ガラス 基板上に形成された多結晶シリコン薄膜トランジスタカゝら構成されている。さらに、通 常のガラス基板 (歪み点が 600度以下のガラス基板)を用いても、歪み点以上のプロ セスに起因するソリゃタヮミが発生しないように、上記多結晶薄膜シリコントランジスタ は、 600度以下のプロセス温度で製造される。

[0046] (データ信号線ドライバ 31)

図 1に示したように、データ信号線ドライバ 31は、シフトレジスタ 31aとサンプリング 部 31bと重なり防止部 31cとレベルシフタ LSとを備えている。

[0047] (シフトレジスタ 3 la)

シフトレジスタ 31aは、複数段のセット'リセット型のフリップフロップ(パルス生成手 段) SR(SR1 ' SR2 · · ·· · SRn+ 2)力らなる。また、各フリップフロップ SRは、クロック 信号が入力される CK端子 'CKB端子と、セット信号が入力される CINB端子と、リセ ット信号が入力される RB端子と、プリチャージ用の信号 (予備充電用パルス) PO (P 01 -P02 · · · · · POn)を出力する PO端子と、サンプリング用の信号 (タイミングノルス ) QB (QB1 · QB2 · · · · · QBn)を出力する QB端子とを備えてヽる。

[0048] 奇数段目のフリップフロップ SR1 ' SR3 '…では、 CK端子に正転クロック信号 (クロ ック信号) SCKが入力され、 CKB端子に反転クロック信号 (クロック信号) SCKBが入 力される。また、偶数段目のフリップフロップ SR2' SR4〜'では、 CK端子に反転クロ ック信号 (クロック信号) SCKBが入力され、 CKB端子に正転クロック信号 (クロック信 号) SCKが入力される。

[0049] また、 1段目のフリップフロップ SR1の CINB端子には、セット信号として、レベルシ フタ LSの出力信号 SSPB 'が入力される。 2段目以降のフリップフロップ SR2 · SR3 · ••••SRn+ 2の CINB端子には、各フリップフロップの前段のフリップフロップから出力 されたサンプリング用の信号(タイミングパルス) QB1 'QB2 · · ·· · QBn+ 1が入力され る。

[0050] また、 1段目力 n段目までのフリップフロップ SRI ' SR2 ·… · SRnにおける RB端子 には、各フリップフロップの 2段後ろのフリップフロップからの出力信号 QB3 'QB4' - ·· •QBn+ 2がリセット信号として入力される。また、 n+ 1段目のフリップフロップ SRn+ 1における RB端子には n+ 2段目のフリップフロップ SRn+ 2の出力信号 QBn+ 2が 入力され、 n+ 2番目のフリップフロップ SRn+ 2における RB端子には、自身の出力 信号 QBn+ 2が入力される。

[0051] また、 1段目力 n段目までのフリップフロップ SRI ' SR2 ·… · SRnにおける PO端子 は、重なり防止部 31cにおける各段に対応する遅延回路 Pd (Pdl 'Pd2 · · ·· · Pdn)に 接続されており、この PO端子力もプリチャージ用の信号 (予備充電用パルス) POが 出力される。

[0052] (フリップフロップ SR)

図 4は、各フリップフロップ SRの構成を示すブロック図である。この図に示すように、 各フリップフロップ SRは、レベルシフタ制御回路 CN、レベルシフタ LS1、セット'リセ ット型のフリップフロップ SR—FF、インバータ II、インバータ 12を備えている。

[0053] (レベルシフタ制御回路 CN)

図 5は、レベルシフタ制御回路(制御回路) CNの構成を示すブロック図である。この 図に示すように、レベルシフタ制御回路 CNは、 2つの入力端子 ΙΝ1 ·ΙΝ2と出力端子 CNOUTとを備えたノア(NOR)回路 NR1からなる。入力端子 IN1には、フリップフロ ップ SR—FFの出力信号 Qが入力される。入力端子 IN2には、各フリップフロップ SR における CINB端子への入力信号が入力される。そして、出力端子 CNOUTから、レ ベルシフタ LSIにおける ENA端子および各フリップフロップ SRにおける PO端子に、 出力信号 CNOが出力される。

[0054] (レベルシフタ LSI)

図 6は、レベルシフタ LSIの一構成例を示すブロック図である。このレベルシフタ LS 1は、大略的に、クロック信号 SCK, SCKBをレベルシフトする昇圧 '降圧部 21と、前 記クロック信号 SCK, SCKBの供給が不要な停止期間に、前記昇圧 ·降圧部 21へ の電力供給を遮断する電力供給制御部 22と、停止期間中、前記昇圧 ·降圧部 21と クロック信号 SCK, SCKBが伝送される信号線とを遮断する入力制御部 23, 24と、 前記停止期間中、前記昇圧'降圧部 21の入力スイッチング素子 (Pl l, P12)を遮断 する入力信号制御部 25, 26と、停止期間中、昇圧,降圧部 21の出力を所定の値に 維持する出力安定部 27とを備えて構成されている。

[0055] 前記昇圧'降圧部 21は、入力段の差動入力対であり、前記入力スイッチング素子と なるソースが互いに接続された P型の MOSトランジスタ Pl l, P12と、両トランジスタ P 11, P12のソースへ所定の電流を供給する定電流源 Icと、カレントミラー回路を構成 し、前記トランジスタ Pl l, P12のドレインにそれぞれ接続されて能動負荷となる N型 の MOSトランジスタ N13, N14と、差動入力対の出力を増幅する CMOS構造のトラ ンジスタ P15, N16とを備えて構成される。この図 6の構成は、トランジスタ P12側の 入力 CKを出力 LSOUTから正転出力する奇数番目のフリップフロップ SR1 · SR3 · …に備えられるレベルシフタ LSIの例を示しているけれども、偶数番目のフリップフロ ップ SR2' SR4' "'に備えられるレベルシフタ LSIの場合は、クロック信号 SCK, SC KBの入力が相互に振り替えて構成される。

[0056] 前記トランジスタ P11のゲートには、前記入力制御部 24を構成する N型の MOSトラ ンジスタ N31を介してクロック信号 SCKBが入力され、トランジスタ P12のゲートには 、前記入力制御部 23を構成する N型の MOSトランジスタ N33を介してクロック信号 S CKが入力される。また、前記トランジスタ P11のゲートは、前記入力信号制御部 26を 構成する P型の MOSトランジスタ P32を介してハイレベル Vddの駆動電圧の電源ラ インにプルアップされるようになっており、同様に前記トランジスタ P12のゲートは、前 記入力信号制御部 25を構成する P型の MOSトランジスタ P34を介してノ、ィレベル V ddの駆動電圧の電源ラインにプルアップされるようになってヽる。そして前記トランジ スタ N31, N33, P32, P34のゲートには、共通に ENA端子に入力されたレベルシ フタ制御回路 CN力もの出力信号 CNO (イネ一ブル信号 ENA)が与えられる。

[0057] したがって、レベルシフタ制御回路 CNからの出力信号 CNOがアクティブのハイレ ベルとなると、前記トランジスタ N31, N33を介してトランジスタ Pl l, P12へのクロッ ク信号 SCKB, SCKの入力が許容されるとともに、トランジスタ P32, P34は遮断して いる。これに対して、レベルシフタ制御回路 CN力もの出力信号 CNOが非アクティブ のローレベルとなると、前記トランジスタ N31, N33は遮断し、クロック信号 SCKB, S CKの入力が阻止されるとともに、トランジスタ P32, P34が導通し、トランジスタ P11, P12のゲートがハイレベル Vddにプルアップされて、入力段の該トランジスタ Pl l, P 12は、確実にオフする。

[0058] 一方、前記トランジスタ N13, N14のゲートは、互いに接続されるとともに、トランジ スタ Pl l, N13のドレインに接続されている。これに対して、互いに接続されたトラン ジスタ P12, N14のドレインは出力端となり、前記トランジスタ P15, N16のゲートに 接続される。トランジスタ N13, N14のソースは、前記電力供給制御部 22を構成する N型の MOSトランジスタ N21を介して、ローレベル Vssdの駆動電圧の電源ラインに 接続されている。前記 MOSトランジスタ N21のゲートには、レベルシフタ制御回路 C Nからの出力信号 CNOが与えられる。

[0059] したがって、レベルシフタ制御回路 CNの出力信号 CNOがアクティブのハイレベル となると、前記トランジスタ N21を介して前記昇圧 ·降圧部 21へ電源供給が行われ、 レベルシフタ制御回路 CNの出力信号 CNOが非アクティブのローレベルとなると、前 記昇圧'降圧部 21への電源供給は停止される。

[0060] また、前記出力安定部 27は、停止期間における該レベルシフタ LSIの出力信号 L SOUTをローレベル Vssdの駆動電圧レベルに安定させる回路であり、ゲートにレべ ルシフタ制御回路 CNの出力信号 CNOが与えられ、前記トランジスタ P15, N16の ゲートを前記ハイレベル Vddの駆動電圧の電源ラインにプルアップ接続する P型の MOSトランジスタ P41から構成されて!、る。

[0061] 上述のように構成されるレベルシフタ LSIでは、レベルシフタ制御回路 CNの出力 信号が動作を示している場合 (ノヽィレベル)、トランジスタ N21, N31, N33が導通し 、トランジスタ P32, P34, P41が遮断する。この状態では、定電流源 Icからの電流は 、トランジスタ Pl l, N13、あるいはトランジスタ P12, N14を介した後、さらにトランジ スタ N21を介して流れる。また、両トランジスタ P12, P11のゲートには、クロック信号 SCK, SCKBが印加される。この結果、両トランジスタ Pl l, P12のゲートには、それ ぞれのゲートソース間電圧の比率に応じた量の電流が流れる。一方、トランジスタ N13, N14は、能動負荷として働くので、トランジスタ P12, N14の接続点の電圧は、 前記クロック信号 SCK, SCKBの電圧レベル差に応じた電圧となる。当該電圧は、ト ランジスタ P15, N16で電力増幅された後、出力信号 OUTとして出力される。

[0062] 前記昇圧 '降圧部 21は、クロック信号 SCK, SCKBによって入力段のトランジスタ P 12, P11の導通 Z遮断を切り替える構成、すなわち電圧駆動型とは異なり、動作中、 入力段のトランジスタ P12, P11が常時導通する電流駆動型であり、上述のように両ト ランジスタ P12, P11のゲートソース間電圧の比率に応じて定電流源 Icからの電流 を分流することによって、前記クロック信号 SCK, SCKBの振幅が入力段のトランジス タ P12, P11の閾値よりも低い場合であっても、何ら支障なぐクロック信号 SCK, SC

KBをレベルシフトできる。

[0063] この結果、レベルシフタ LSIは、 ENA端子にレベルシフタ制御回路 CNからの出力 信号 CNOでアクティブのハイレベルが印加されると、クロック信号 SCK, SCKBの振 幅が駆動電圧のハイ側とロー側との差 (Vcc=Vdd— Vssd、たとえば 15V程度)より 低い場合 (たとえば、前記映像信号の生成回路力もの 5V程度)でも、振幅が前記差 Vccにまで昇圧 ·降圧された出力信号 LSOUTを出力する。

[0064] これとは逆に、レベルシフタ制御回路 CN力の出力信号 CNOが動作停止を示す 非アクティブのローレベルの場合、定電流源 Icから、トランジスタ Pl l, N13、あるい はトランジスタ P12, N14を介して流れようとする電流は、トランジスタ N21によって遮 断される。したがって、当該電流に起因する消費電力を削減できる。

[0065] また、この状態では、各入力制御部 23, 24のトランジスタ N33, N31が遮断する。

したがって、クロック信号 SCK, SCKBを伝送する信号線と、入力段の各トランジスタ P12, P11のゲートとが切り離される。また、停止中は、各入力信号制御部 25, 26の トランジスタ P34, P32が導通するので、前記両トランジスタ Pl l, P12のゲート電圧 はいずれもハイレベルの駆動電圧 Vddにプルアップされ、両トランジスタ Pl l, P12 は遮断する。これによつて、トランジスタ N21を遮断する場合と同様に、定電流源 Icが 出力する電流分だけ、消費電力を低減できる。

[0066] しかしながら、この状態では、両トランジスタ Pl l, P12へ電流が供給されないので 、両トランジスタ Pl l, P12は差動入力対として動作することができず、出力端、すな わちトランジスタ P12, N14のドレイン同士の接続点の電位が決定できなくなる。そこ で、前記イネ一ブル信号 ENAが動作停止を示している場合には、さらに出力安定部 27のトランジスタ P41が導通する。この結果、前記出力端、すなわちトランジスタ P15 , N16のゲート電位は、ハイレベルの駆動電圧 Vddにプルアップされ、トランジスタ N 16が導通し、出力信号 LSOUTはローレベルとなる。

[0067] こうして、レベルシフタ制御回路 CNからの出力信号 CNOが動作停止を示している 期間、レベルシフタ LSIの出力信号 LSOUTは、クロック信号 SCK, SCKBに拘わら ず、ローレベルに保たれる。

[0068] (フリップフロップ SR—FF)

図 7は、フリップフロップ SR—FFの一構成例を示すブロック図である。この図に示 すように、フリップフロップ SR—FFは、ハイレベルの駆動電圧 Vddの電源ラインと口 一レベルの駆動電圧 Vssdの電源ラインとの間に、 P型の MOSトランジスタ P1および N型の MOSトランジスタ N2, N3が互!ヽに直列に接続されて!、る。

[0069] そして、トランジスタ PI, N3のゲートは、そのフリップフロップ SR—FFにおけるセッ ト入力端子である SB端子に接続されており、レベルシフタ LSIの出力信号 LSOがィ ンバータ IIによって反転された、ローアクティブの信号 SBが与えられる。

[0070] また、トランジスタ N2のゲートは、そのフリップフロップ SR—FFにおけるリセット入力 端子である R端子に接続されており、各フリップフロップ SRにおける RB端子に入力さ れた 2段後ろのフリップフロップ SRの出力信号 QB力インバータ 12によって反転され た、ハイアクティブの信号 Rが与えられる。さらに、互いに接続された前記トランジスタ PI, N2のドレイン電位は、インバータ INV1で反転されて前記反転出力信号 QBとな り、もう 1段のインバータ INV2で正転されて正転出力信号 Qとなる。

[0071] 一方、電源ライン間にはまた、 P型の MOSトランジスタ P4, P5および N型の MOSト ランジスタ N6, N7が互いに直列に接続されている。トランジスタ!^, N6のドレインは 前記インバータ INV1の入力に接続されており、両トランジスタ P5, N6のゲートには そのインバータ INV1による反転出力信号 QBが帰還されてヽる。

[0072] さらに、前記トランジスタ P4のゲートは、そのフリップフロップ SR—FFにおけるリセッ ト入力端子である R端子に接続されており、信号 Rが与えられる。また、前記トランジス タ N7のゲートは、そのフリップフロップ SR—FFにおけるセット入力端子に接続されて おり、信号 SBが与えられる。

[0073] したがって、フリップフロップ SR—FFでは、図 8に示すように、リセット信号 Rが非ァ クティブ(ローレベル)である間に、セット信号 SBがアクティブ(ローレベル)に変化す ると、前記トランジスタ P1が導通して、インバータ INV1の入力をハイレベルに変化さ せる。これによつて、正転出力信号 Qはハイレベルに、反転出力信号 QBはローレべ ルへと変化する。この状態では、リセット信号 Rおよびインバータ INV1の反転出力信 号 QBによって、トランジスタ P4, P5が導通し、インバータ INV1の入力が前記ハイレ ベルに保持される。また、リセット信号 Rおよびインバータ INV1の反転出力信号 QB によって、トランジスタ N2, N6が遮断し、セット信号 SBが非アクティブ (ノヽィレベル) に変化しても、インバータ INV1の入力はハイレベルに保持され、正転出力信号 Qは ハイレベルに、反転出力信号 QBはローレベルのまま保持される。

[0074] その後、リセット信号 Rがアクティブ (ノヽィレベル)になると、トランジスタ P4が遮断し、 トランジスタ N2が導通する。ここで、セット信号 SBが非アクティブ (ノヽィレベル)のまま なので、トランジスタ P1は遮断し、トランジスタ N3が導通する。したがって、インバータ INV1の入力がローレベルに駆動され、正転出力信号 Qがローレベル、反転出力信 号 QBはハイレベルへと変化する。こうして、前記ローアクティブのセット信号 SBで口 一アクティブの反転出力信号 QBをセットし、ハイアクティブのリセット信号 Rで前記反 転出力信号 QBをリセットするセット'リセット型のフリップフロップを実現することができ る。

[0075] (フリップフロップ SRの動作)

図 9は、奇数段目のフリップフロップ SR1. SR3 '…のタイミングチャートである。なお 、偶数段目のフリップフロップ SR2' SR4〜-については、図 9における各信号力ク ロック信号 SCKに対して半周期分だけずれて動作する。すなわち、偶数段目のフリツ プフロップ SR2' SR4〜-は、図 1に示したように、 CK端子に反転クロック信号 (クロッ ク信号) SCKBが入力され、 CKB端子に正転クロック信号 (クロック信号) SCKが入 力されている。このため、奇数段目のフリップフロップとは、クロック信号の 1クロック分 (半周期分)だけずれた動作をする。

[0076] 図 9に示すように、レベルシフタ制御回路 CNに入力される信号 CINBがロー(Low )レベルのなった時、その瞬間における同じ段のフリップフロップ SR内のフリップフロ ップ SR—FFの出力 Qは非アクティブのローレベルを出力している。このため、レベル シフタ制御回路 CNの出力信号 CNOはハイ(High)レベルとなる。

[0077] この、ハイレベルの信号 CNOはレベルシフタ LSIの ENA端子に入力される。そし て、レベルシフタ LSIは ENA端子にハイレベルが入力されると、レベルシフタ動作が 可能な状態となり、入力信号 SCKをレベルシフトした信号が出力信号 LSOとして出 力される。

[0078] ここで、 ENA端子に入力される信号(レベルシフタ制御回路 CNの出力信号 CNO)

がハイレベルになった時点では、クロック信号 SCKはローレベルなので、レベルシフ タ LSIの出力信号 LSOはローレベルのままとなる。そして、クロック信号 SCKが約 1 クロック分後 (クロック信号 SCKの約半周期後)にハイレベルになると、レベルシフタ L S1の出力信号 LSOはハイレベルに切り変わる。

[0079] このハイレベルのレベルシフタ LSIの出力信号 LSOは、インバータ IIを通ってロー レベルになり、フリップフロップ SR— FFの入力端子 SBに入力される。

[0080] フリップフロップ SR— FFの入力端子 SBにローレベルが入力されると、 SR— FFが セットされてアクティブとなり、フリップフロップ SR—FFの出力信号 Qはハイレベルに 、出力信号 QBはローレベルになる。

[0081] ここで、フリップフロップ SR—FFの出力信号 Qはレベルシフタ制御回路 CNに入力

(フィードバック)されているので、出力信号 Qがハイレベルになった瞬間に、レベルシ フタ制御回路 CNの出力信号 CNOがローレベルになる。

[0082] 出力信号 CNOのローレベルがレベルシフタ LSIの端子 ENAに入力されると、レべ ルシフタ LSIは非動作状態となる。レベルシフタ LSIが非動作状態になると、レベル シフタ LSIの出力信号 LSOはローレベルになる。出力信号 LSOがローレベルにな つても、フリップフロップ SR—FFの出力信号 Q 'QBは、リセット端子 Rにハイレベルが 入力されるまで、アクティブレベル (出力信号 Qはハイレベル、出力信号 QBはローレ ベル)を出力し続ける。

[0083] なお、フリップフロップ SR— FFのリセット端子 Rには、そのフリップフロップ SR—FF が備えられるフリップフロップ SRの 2段後ろのフリップフロップ SRの出力信号 QBが、 インバータ 12によって反転されて入力される。したがって、フリップフロップ SR—FFの 出力信号 Q 'QBは、図 9に示すように、アクティブになった後、クロック信号 SCKが 2 クロック分 (クロック信号 SCKの 1周期)が入力されたときに、非アクティブにリセットされ る。

[0084] また、レベルシフタ制御回路 CNの入力端子 IN2に入力される入力信号 CINBは、 前段のフリップフロップ SRの出力信号 QBなので、フリップフロップ SR— FFの出力信 号 Q 'QBがアクティブになった後、クロック信号 SCKが 1クロック分 (クロック信号 SCK の半周期)が入力されたときに、ハイレベルとなる。

[0085] したがって、フリップフロップ SR—FFの出力信号 Q 'QBがアクティブレベルから非 アクティブレベルに戻った時には、入力端子 IN2に入力される入力信号 CINBはす でにハイレベルとなって、るので、レベルシフタ制御回路 CNの出力信号 CNOは口 一レベルのままになる。これにより、レベルシフタ LSIは非動作状態となるので、レべ ルシフタ LSIの出力信号 LSOはローレベルのままである。このため、フリップフロップ SR—FFの出力信号 Q 'QBは非アクティブレベル (出力信号 Qはローレベル、出力信 号 QBはハイレベル)に確実に保持される。

[0086] また、図 9のタイミングチャートに示したレベルシフタ制御回路 CNの出力信号 CNO は、先行プリチャージ用のパルス(プリチャージ信号) PO (PO 1 · P02 · · · · · POn)とし て、重なり防止部 31cにおける自分の段の遅延回路 Pd (Pdl 'Pd2 · · ·· · Pdn)へと入 力される。

[0087] 上記したように、フリップフロップ SRでは、出力信号 Qがレベルシフタ制御回路 CN にフィードバックされており、出力信号 QBがアクティブ (ローレベル)になるより前に、 レベルシフタ制御回路 CNの出力信号 CNOがハイレベルになるようになつている。し たがって、このレベルシフタ制御回路 CNの出力信号 CNOをプリチャージ用の信号 POとして用いることにより、サンプリング用パルスとなる QBに先行してプリチャージを 行うことができる。

[0088] 図 10は、各フリップフロップ SR1. SR2 · · ·· · SRnの出力信号の波形を示したタイミ ングチャートである。

[0089] この図に示すように、 1段目のフリップフロップ SR1では、 CINB端子に入力されるレ ベルシフタ LSの出力信号 SSPB'がハイレベルからローレベルになると、 PO端子か らの出力信号 POlがハイレベルになる。そして、クロック信号 SCKがローレベルから ハイレベルになると、 QB端子からの出力信号 QB1がハイレベルからローレベルに切 り替わる。また、出力信号 Q1は、上記したように、レベルシフタ制御回路 CNにフィー ドバックされており、出力信号 QB1がローレベル(出力信号 Q1がハイレベル)になる と、 PO端子からの出力信号 POlはローレベルとなる。

[0090] また、フリップフロップ SR1の出力信号 QB1は、 2段目のフリップフロップ SR2の CI NB端子に入力されているので、出力信号 QB1がローレベルになると、 2段目のフリツ

プフロップ SR2における端子 POからの出力信号 P02はハイレベルになる。その後、 クロック信号 SCKがローレベル(クロック信号 SCKBがハイレベル)になると、 QB端子 力もの出力信号 QB2がハイレベルからローレベルに切り替わる。そして、これにより、 PO端子からの出力信号 P02はローレベルとなる。

[0091] また、フリップフロップ SR2の出力信号 QB2は、 3段目のフリップフロップ SR3の CI NB端子に入力されているので、出力信号 QB2がローレベルになると、 3段目のフリツ プフロップ SR3における PO端子からの出力信号 P03はハイレベルになる。その後、 クロック信号 SCKがローレベルからハイレベルになると、 QB端子からの出力信号 QB 3がハイレベルからローレベルに切り替わる。そして、これにより、 PO端子からの出力 信号 P03はローレベルとなる。ここで、 3段目のフリップフロップ SR3の出力信号 QB 3は、 1段目のフリップフロップ SR1の RB端子に入力されているので、 3段目のフリツ プフロップ SR3の出力信号 QB3がローレベルに切り替わると、 1段目のフリップフロッ プ SR1の出力信号 QB1はハイレベルにリセットされる。

[0092] 以降のフリップフロップ SRについても、 n段目のフリップフロップ SRnの出力信号 Q Bn力 ローレベルになった後、 n+ 2段目のフリップフロップ SRn+ 2の出力信号 QB n+ 2がローレベルになることによってハイレベルにリセットされるまで、同様の動作が 行われる。ここで、 n+ 1段目および n+ 2段目のフリップフロップは、 n— 1段目および n— 2段目のフリップフロップの出力信号 QBn— 1 'QBnをリセットするタイミングを出 力するためのダミー回路として機能する。

[0093] (重なり防止部 31c)

図 9および図 10に示したように、各フリップフロップ SRからのプリチャージ用の出力 信号 POのアクティブ期間(ノヽィレベル期間)と、サンプリング用の出力信号 QBのァク ティブ期間(ローレベル期間)とは、一部重なる期間がある。このため、各フリップフロ ップ SRの出力信号 POおよび出力信号 QBをそのまま用いて、各ソースバスラインの プリチャージおよびサンプリングを行うと、ビデオ信号 VIDEOの配線と予備充電電位 PVIDを供給する配線力 Sソースバスラインを介してショート (短絡)してしまう。

[0094] そこで、データ信号線ドライバ 31には、各フリップフロップ SRの出力信号 POおよび 出力信号 QBが互いに重なることを防止するための、重なり防止部 31cが設けられて

いる。

[0095] 重なり防止部 31cは、遅延(ディレイ)回路 Pd(Pdl'Pd2 ····· Pdn)およびバッファ 回路 Pb(Pbl'Pb2 ····· Pbn) (遅延手段)と、重なり除去回路 (重なり除去手段)であ るノア(NOR)回路 NOR (NOR1 · NOR2 · · · · · NORn)とを備えて、る。

[0096] 図 11は、遅延回路 Pdの構成を示すブロック図である。この図に示すように、遅延回 路 Pdは、入力信号 inを、インバータ回路 invを介して反転させた後 2つに分岐し、一 方の信号 Bはそのままノア回路 norに入力させ、他方の信号 Aは、信号を遅延させる ために複数の縦続接続されたインバータ回路を通した後ノア回路 norに入力させる 構成である。図 12のタイミングチャートに示すように、遅延回路 Pdの出力信号 outは 、入力信号 inのパルスの立ち下がり(後端)はそのままに、パルスの立ち上がり(前端 )だけを遅らせることができる。

[0097] 遅延回路 Pdは、シフトレジスタ 3 laにおける各フリップフロップ SR1.SR2 ····· SRn の端子 POに接続された各予備充電用パルス PSMP (PSMP1 · PSMP2 · · · · · PSM Pn)の出力ラインそれぞれに対して備えられている。なお、遅延回路 Pdl'Pd2'…の 出力は順に、出力信号 D01.D02'…であり、それぞれ対応するノッファ回路 Pbl · Ρ1)2····に人力される。

[0098] 各バッファ回路 Pbは、入力信号を電流増幅する回路であって、例えば、図 13に示 すように、複数 (この図では 4つ)のインバータ回路が縦続接続されたバッファである。 バッファ回路 Pbl · Pb2 ·…の出力は順に、出力信号 (予備充電用パルス) PSMP1 · PSMP2'"'であり、それぞれサンプリング部 31bに入力される。

[0099] また、ノッファ回路 Pbの出力信号 PSMP(PSMP1'PSMP2 ····· PSMPn)は、そ れぞれノア回路 NORl'NOR2 ····· NORnにおける一方の入力端子にも入力される 。そして、各ノア回路 NORl'NOR2 ····· NORnにおける他方の入力端子には、シ フトレジスタ 31aにおける各フリップフロップ SR1.SR2 ····· SRnの出力信号 QB1 'Q B2 · · · · · QBnがそれぞれ入力される。

[0100] ノア回路 NOR1.NOR2 ····· NORnの出力は順に、出力信号 NOUT1 'NOUT2

····· NOUTnであり、それぞれ対応するバッファ回路 Sbl'Sb2 ····· Sbnに入力され る。そして、ノッファ回路 Sbl'Sb2 ····· Sbnの出力は順に、サンプリング用の信号( タイミングパルス) SMP1. SMP2 · · ·· · SMPnとしてサンプリング部 31bに入力される

[0101] 図 14は、重なり防止部 31cのタイミングチャートである。この図に示すように、 1段目 のフリップフロップ SR1における端子 POからの出力信号 POlは、遅延回路 Pdl及び ノッファ回路 Pblによって遅延され、出力信号 PSMP1として出力される。

[0102] この出力信号 PSMP1は NOR回路 NOR1の一方の入力端子に入力される。また、 NOR回路 NOR1の他方の入力端子には、 1段目のフリップフロップ SR1における端 子 QB力もの出力信号 QB1が入力される。したがって、ノッファ回路 Pblの出力信号 PSMP1とフリップフロップ SR1における端子 QBからの出力信号 QB1とが共にロー レベルとなった場合に、 NOR回路 NOR1の出力信号 NOUT1がハイレベルとなり、 それ以外の場合には出力信号 NOUT1はローレベルとなる。

[0103] これにより、 NOR回路 NOR1からは、 1段目のフリップフロップ SR1からの出力信号 QBにおける、バッファ回路 Pblの出力信号 PSMP1との重なり部分(図 11の斜線部 参照)が除去されて反転された、出力信号 NOUT1が出力される。

[0104] そして、この NOR回路 NOR1の出力信号 NOUT1は、バッファ回路 Sblに入力さ れ、遅延されて出力信号 SMP1としてサンプリング部 31bに出力される。

[0105] これにより、図 14に示すように、 1段目のフリップフロップ SR1の出力信号 QB1にお けるアクティブ期間(ローレベル期間)は、 NOR回路 NOR1によってプリチャージ(予 備充電)用の信号 PSMP1におけるアクティブ期間(ハイレベル期間)との重なり部分 を除去されて非アクティブ期間(ローレベル期間)とされ、さらに反転されて信号 NO UT1とされた後、さらに、バッファ回路 Sblによって遅延されて出力され、サンプリン グ用の信号 SMP1とされる。したがって、プリチャージ用の信号 PSMP1のアクティブ 期間とサンプリング用の信号 SMP1のアクティブ期間とは、重なることがない。

[0106] 各フリップフロップ SRについても同様に、プリチャージ用の信号 PSMP (PSMP1 ' PSMP2 · · ··)のアクティブ期間と、サンプリング用の信号 SMP (SMP1 · SMP2 · · ··) のアクティブ期間との重なり部分が除去される。

[0107] このように、重なり除去回路 (重なり防止部) 31cは、各フリップフロップ SRの出力信 号 QBのアクティブ期間から、予備充電用ノルス PSMPのアクティブ期間との重なり

部分を除去し、サンプリング部 31bへと入力されるタイミングパルス SMPを生成する。 これにより、予備充電用パルス PSMPの後端(立ち下がり)とタイミングパルス SMPの 前端 (立ち上がり)とが同期するようなフリップフロップの出力を利用したとしても、予 備充電用パルス PSMPの後端とタイミングパルス SMPの前端とが重なることを確実 に防止できる。したがって、ビデオ信号 VIDEOと予備充電電位 PVIDとがデータ信 号線 SL (SL1 - SL2 · · · · · SKn)上で衝突すると、つた事態の招来を確実に回避する ことができる。

[0108] ところで、 i段目(iは l〜nの整数)のフリップフロップ SRiの出力信号 QBiは、ァクテ イブ期間(ローレベル)になった後、 i+ 2段目のフリップフロップ SRi+ 2の出力信号 Q Bi+ 2のローレベルが、フリップフロップ SRiの RB端子に入力されたときにリセットされ て非アクティブ期間(ノヽィレベル)となる。このため、図 14に示すように、フリップフロッ プ SRi+ 2の出力信号 QBi+ 2の前端(立ち下がり)と、フリップフロップ SRiの出力信 号 QBiの後端 (立ち上がり)とは、ほぼ同時、またはわずかに重なる期間がある。

[0109] 一方、異なるデータ信号線 (ソースノスライン)についてのサンプリング用の信号 (タ イミングパルス) SMP同士が重なると、異なるデータ信号線について同じビデオ信号 VIDEOを共有してしまうことになり、画面にノイズが乗るといった不具合が生じる。

[0110] これに対して、データ信号線ドライバ 31では、各フリップフロップ SRの出力信号 QB のアクティブ期間は、 NOR回路 NORによって、プリチャージ用の信号 PSMPのァク ティブ期間との重なり期間を除去される。ここで、プリチャージ用の信号 PSMPは、各 フリップフロップ SRの出力信号 PO力遅延回路 Pdおよびバッファ回路 Pbによって 遅延されたものであり、この遅延量 (遅延時間)は、 i段目のフリップフロップ SRiの出 力信号 QBiのアクティブ期間と、 i+ 2段目のフリップフロップ SRi+ 2の出力信号 QBi + 2のアクティブ期間との重なり期間(重なり時間)よりも長い。

[0111] したがって、 i番目のデータ信号線 SLiに対するサンプリング用の信号 SMPiと、そ の i + 2番目のデータ信号線 SLi + 2に対するサンプリング用の信号 SMPi + 2との重 なり期間を確実に除去できる。例えば、図 14に示したように、 1番目のデータ信号線 SL1に対するサンプリング用の信号 SMP1と、その 3番目のデータ信号線 SL3に対 するサンプリング用の信号 SMP3とは、互いのアクティブ期間が重なることはない。こ

れにより、サンプリング用の信号 (タイミングパルス) SMP同士の重なりをも回避するこ とができるので、画質の低下を確実に防止できる。

[0112] (サンプリング部 31b)

図 15は、サンプリング部 31bの一構成例を示す回路図である。この図に示すように 、サンプリング部(書き込み回路、予備充電回路) 31bは、インバータ IP dpl 'IpS' 'IPn)およびスィッチ(第 2スィッチ) SWp (SWpl - SWp2 · · ·· · SWpn)によって構成 される予備充電回路と、インバータ Is (Isl -Is2 ·… · Isn)およびスィッチ (第 2スィッチ) SWs (SWsl · SWs2 · · · · · SWsn)によって構成される書き込み回路とを備えて、る。

[0113] スィッチ SWsは、入力信号がゲート (第 1制御端子)に直接入力される Nチャネル M OSトランジスタ (TFT)および入力信号が反転された信号がゲートに入力される Pチ ャネル MOSトランジスタ(TFT)力もなるアナログスィッチである。

[0114] インバータ Isは、入力されるサンプリング用信号 SMPを反転し、対応するスィッチ S Wsにおける Pチャネル MOSトランジスタのゲートの持つ容量を十分に充放電が可能 な能力を持たせながらゲートに入力する。(インバータ Isは、上記入力信号を反転さ せ且つ重なり防止部 31cにおけるバッファ回路 Sbの機能の一部を持つと考えてよい )なお、上記各スィッチ SWsの入力信号である各サンプリング用信号 SMPは、上記し た重なり防止部 31cにおける各バッファ回路 Sbの出力信号である。

[0115] 各 MOSトランジスタのゲートは容量性の制御端子であり、各スィッチ SWsは、ゲー トの充電電圧に応じて導通と非導通とが切り換わる。各スィッチ SWsにおけるチヤネ ル経路の一端には、外部力も供給されるアナログのビデオ信号 (書き込み信号) VID EOがそれぞれ共通に入力される。

[0116] スィッチ SWpは、入力信号がゲート(第 2制御端子)に直接入力される Nチャネル M OSトランジスタおよびその入力信号が反転された信号がゲートに入力される Pチヤネ ル MOSトランジスタからなるアナログスィッチである。

[0117] インバータ Ipは、入力されるプリチャージ用信号 PSMPを反転し、 Pチャネル MOS トランジスタのゲートの持つ容量を十分に充放電が可能な能力を持たせながらゲート に入力する。(インバータ Ipは、上記入力信号を反転させ且つ重なり防止部 31cにお けるバッファ回路 Pbの機能の一部を持つと考えてよい)。なお、上記各スィッチ SWp

の入力信号である各プリチャージ用信号 PSMPは、上記した重なり防止部 31cにお ける各バッファ回路 Pbの出力信号である。

[0118] 各 MOSトランジスタのゲートは容量性の制御端子であり、各スィッチ SWpは、ゲー トの充電電圧に応じて導通と非導通とが切り換わる。各スィッチ SWpにおけるチヤネ ル経路の一端には、外部から印加される予備充電電位 PVIDが共通に入力される。

[0119] また、各スィッチ SWsにおけるチャネル経路の他端と、各スィッチ SWpにおけるチ ャネル経路の他端とは、液晶表示パネルに設けられたデータ信号線 (信号供給線) s

L (SL1 - SL2 · · -SLn)に接続されて!、る。

[0120] これにより、プリチャージ用信号 PSMPiがアクティブ (ノヽィレベル)になることで、スィ ツチ SWpiは導通し (以下、スィッチが導通する或いは非導通になると表現する)、予 備充電電位 PVIDがデータ信号線 SLiに印加され、データ信号線 SLiと、選択されて いる画素の容量とが予備充電される。ここで、上記したように、プリチャージ用信号 PS MPiがアクティブ (ノヽィレベル)の期間については、サンプリング用信号 SMPiは、重 なり防止部 31cによって確実に非アクティブとなっている。したがって、スィッチ SWsi は確実に非導通であり、予備充電電位 PVIDとビデオ信号 VIDEOとがデータ信号 線 SLi上で衝突することはな、。

[0121] そして、サンプリング用信号 SMPiがアクティブ (ノヽィレベル)になると、スィッチ SWs iが導通する。これにより、データ信号線 SLiにはビデオ信号 VIDEOが供給され、デ ータ信号線 SLiおよび画素容量が所定の電圧に充電される。すなわち、ビデオ信号 VIDEOのサンプリングが行われ、上記所定周期中の各データ信号線が順次サンプ リングの期間となるサンプリング実効期間(書き込み実効期間)が開始される。このとき 、プリチャージ用信号 PSMPiは確実に非アクティブになっているため、スィッチ SWp iは非導通となっており、予備充電電位 PVIDとビデオ信号 VIDEOとがデータ信号 線 SLi上で衝突することはな、。

[0122] このようにして、データ信号線 SLiの予備充電を行った後に当該データ信号線 SLi にビデオ信号 VIDEOを供給すると、う動作を順次繰り返し、点順次でサンプリング が行われていく。ここで、前後する各サンプリングの期間はクロック信号 SCK' SCKB の半周期分ずつ重複している。この場合、各サンプリングの期間におけるタイミング

パルスの立ち下がり(後端)時の画素容量及びデータ信号線の充電電位でサンプリ ング電位が決定される。

[0123] 以上のように、データ信号線ドライバ 31では、各フリップフロップ SRiにおける自分 の段の信号を用いて、その段に対応するデータ信号線および画素容量の予備充電 を行う。このため、従来例とは異なり、シフトレジスタの最初の段にダミー段を必要とし ない。したがって、データ信号線ドライバ 31のサイズおよびその周りを引き回す配線 領域のサイズを小型化し、パネル外形サイズを縮小するとともに、パネル外形サイズ に対する表示領域のサイズの比率を大きくことができる。

[0124] また、データ信号線ドライバ 31では、遅延回路!^からの出カ信号001 '002'〜 は、予備充電用パルスを電流増幅するためのバッファ回路 Pbにて遅延を受けるので 、最終的な予備充電用パルスであるバッファ回路 Pbより出力された出力信号 PSMP のアクティブ期間の後端は、フリップフロップ SRからの出力信号 QBのアクティブ期間 の前端と重なりあっている。このため、 NOR回路 NORl 'NOR2' "'において、タイミ ングパルス SMPにおけるアクティブ期間の前端のうち、予備充電用ノルスのァクティ ブ期間との重なり部分を確実に除去することができる。

[0125] また、遅延回路 Pdは、信号の後端の遅延を極力少ないように設計されてはいるが、 信号は回路を通過する限り必ず遅延を生じる。このため、バッファ回路 Pbで生じる信 号の遅延に加えて、遅延回路 Pdで生じる信号の後端の遅延も、予備充電用パルスと タイミングパルスとの重なり、および、タイミングノルス同士の重なり除去に貢献してい ると言える。

[0126] なお、 NOR回路 NORに入力される予備充電用パルス PSMPのフリップフロップ S R力 の出力信号 POに対する遅延量力タイミングパルス SMPの前端を除去するこ とでタイミングノルス SMP同士の重なりを防止できるほどに十分でな、場合には、遅 延回路 Pdの前やバッファ回路 Pbの前に遅延用のインバータ回路を追加したり、バッ ファ回路 Pbからの出力信号 PSMPが NOR回路 NORへと入力される出力ラインに遅 延用のインバータ回路を追加したりしてもよい。

[0127] また、予備充電用パルス PSMPやタイミングパルス SMPの前端と、他のデータ信 号線に対するタイミングパルス SMPの後端とが重なると、表示に対する影響が大き!/ヽ 。これはつまり、これらのパルスの前端は、スィッチ SWpあるいは SWsの導通を意味 し、これらスィッチ SWp ' SWsの導通時は、データ信号線 SLがまだ十分には充電さ れていないことから、スィッチ SWp ' SWsの導通の瞬間、データ信号線 SLとの間で 容量を持つところや接続しているところに大きな電位変動を引き起こすためである。し たがって、上記遅延回路 Pdは、予備充電用パルス PSMP同士の重なりを防ぐといつ た機能にカ卩えて、予備充電用パルス PSMPの前端とタイミングパルス SMPの後端と の重なりを防ぐと、つた機能も有して、る。

[0128] さらに、データ信号線ドライバ 31では、予備充電用パルス PSMPは、各フリップフロ ップ SR1 · SR2 · · · ·の出力信号 PO 1 · P02 · · · ·におけるアクティブ期間のそれぞれの 前端を遅らせたものなので、予備充電用パルス PSMP同士が重なり合うことがない。 これにより、同時に充電することを想定していないデータ信号線 SLまでもが予備充電 電位 PVIDに接続されてしまヽ、予備充電電源が駆動能力不足となるような事態の 招来を確実に回避することができる。したがって、上記した構成であれば、データ信 号線 SLを 1本ずつ確実に予備充電して、くことができる。

[0129] また、先に述べたサンプリング実効期間は、 1本目のデータ信号線 SL1サンプリン グが開始された後、最終のデータ信号線 SLnにおけるサンプリングが終了するまで の期間である。そして、この期間中にサンプリング中でないデータ信号線に行う予備 充電は、各フリップフロップ SRの前段のフリップフロップ SRからの出力信号 QB (また はスタートパルス SSPの反転増幅信号 SSPB' )と自身の出力信号 Qとによって生成 される各フリップフロップ SRの出力信号 PO力遅延回路 Pdおよびバッファ回路 Pbを 介してサンプリング部 31bに出力され、サンプリング部 31bにおけるスィッチ SWpの 制御端子が充電されてスィッチ SWpが導通することにより行われる。

[0130] すなわち、各フリップフロップ SRiでは、前段のフリップフロップ SRi— 1の出力信号 QBがアクティブ期間(またはスタートパルス SSPがアクティブレベルの期間)であり、 自身の出力信号 Qiが非アクティブ期間の場合に、プリチャージのための出力信号 P Oのアクティブレベルを出力する。そして、このアクティブレベルの信号 POが遅延回 路 Pdおよびバッファ回路 Pbを介してサンプリング部 31bに出力されることで、データ 信号線 SLiを線順次で予備充電することができる。

[0131] また、このときに、サンプリングのタイミングパルス SMPが供給される系統と、予備充 電を行わせる信号 PSMPが供給される系統とは分離されるので、スィッチ SWsの制 御信号回路と SWpの制御信号回路とが共用されることはない。これにより、予備充電 に伴ってデータ信号線 SLに流れる大きな電流力スィッチ SWpの容量性の制御端 子を介して、そのときに書き込みを行ってヽるデータ信号線 SLのビデオ信号 VIDE Oの電位を揺動させてしまうことを回避することができる。

[0132] (変形例)

(サンプリング部 31bの変形例)

なお、本実施形態では、 1組のプリチャージ用信号 PSMPおよびサンプリング用信 号 SMP (1組の予備充電パルスの出力ラインおよびタイミングパルスの出力ライン)に 対して、データ信号線 (信号供給線)が 1本備えられた構成の液晶表示装置につい て説明したが、これに限るものではない。

[0133] 例えば、 1組のプリチャージ用信号 PSMPおよびサンプリング用信号 SMPに対して 、 R, G, Bの 3色にそれぞれ対応するデータ信号線を備える構成としてもよい。この 場合、サンプリング部 31bを、例えば図 16に示すサンプリング部 31b'に置き換えれ ばよい。

[0134] 図 16に示すサンプリング部(書き込み回路、予備充電回路) 31b'は、 1組のプリチ ヤージ用信号 PSMPおよびサンプリング用信号 SMPを、 R (赤), G (緑), B (青)にそ れぞれ対応する 3本のデータ信号線の充電に用いる(例えば 3つの画素の表示に用 いる)、相展開なしの場合の構成例を示している。

[0135] サンプリング部(書き込み回路、予備充電回路) 31b'は、インバータ Ip(Ipl·Ip2· …·IPn)、スィッチ SWpr(SWprl'SWpr2 ····· SWprn)、スィッチ SWpg(SWpgl' SWpg2 ····· SWpgn)、スィッチ SWpb(SWpbl'SWpb2 ····· SWpbn)によって構 成される予備充電回路と、インバータ Is(Isl'Is2 ····· Isn)、スィッチ SWsr(SWsrl' SWsr2 ····· SWsrn)、スィッチ SWsg(SWsgl'SWsg2 ····· SWsgn)、スィッチ SW sb (SWsbl · SWsb2 · · · · · SWsbn)によって構成される書き込み回路とを備えて!/、る

[0136] スィッチ SWsr、スィッチ SWsg、スィッチ SWsbは、入力信号がゲート(第 1制御端

子)に直接入力される Nチャネル MOSトランジスタ (TFT)および入力信号が反転さ れた信号がゲートに入力される Pチャネル MOSトランジスタ(TFT)力なるアナログ スィッチである。

[0137] インバータ Isは、入力されるサンプリング用信号 SMPを反転し、対応する各スィッチ SWsr, SWsg, SWsbにおける Pチャネル MOSトランジスタのゲートの持つ容量を十 分に充放電が可能な能力を持たせながらゲートに入力する (インバータ Isは、上記入 力信号を反転させ且つ重なり防止部 31cにおけるノッファ回路 Sbの機能の一部を持 つと考えてよい。)。なお、上記各スィッチ SWsr, SWsg, SWsbの入力信号であるサ ンプリング用信号 SMPは、上記した重なり防止部 31cにおけるバッファ回路 Sbの出 力信号である。

[0138] 各 MOSトランジスタのゲートは容量性の制御端子であり、各スィッチ SWsr, SWsg , SWsbは、ゲートの充電電圧に応じて導通と非導通とが切り換わる。各スィッチ SWs r, SWsg, SWsbにおけるチャネル経路の一端には、外部力供給されるアナログの ビデオ信号(書き込み信号) VIDEO (VIDEO (R) , VIDEO (G) , VIDEO (B) )が それぞれ入力される。すなわち、スィッチSWsrl · SWsr2 ·…SWsrnにぉけるチャネ ル経路の一端にはビデオ信号 VIDEO (R)が共通に入力され、スィッチ SWsgl ' SW sg2' "'SWsgnにおけるチャネル経路の一端にはビデオ信号 VIDEO (G)が共通に 入力され、スィッチ SWsbl ' SWsb2' "'SWsbnにおけるチャネル経路の一端にはビ デォ信号 VIDEO (B)が共通に入力される。

[0139] スィッチ SWpr、スィッチ SWpg、スィッチ SWpbは、入力信号がゲート(第 2制御端 子)に直接入力される Nチャネル MOSトランジスタおよびその入力信号が反転された 信号がゲートに入力される Pチャネル MOSトランジスタからなるアナログスィッチであ る。

[0140] インバータ Ipは、入力されるプリチャージ用信号 PSMPを反転し、 Pチャネル MOS トランジスタのゲートの持つ容量を十分に充放電が可能な能力を持たせながらゲート に入力する (インバータ Ipは、上記入力信号を反転させ且つ重なり防止部 31cにお けるバッファ回路 Pbの機能の一部を持つと考えてよい。 ) 0なお、上記各スィッチ SW pr, SWpg, SWpbの入力信号であるプリチャージ用信号 PSMPは、上記した重なり 防止部 31cにおけるノッファ回路 Pbの出力信号である。

[0141] 各 MOSトランジスタのゲートは容量性の制御端子であり、各スィッチ SWpr, SWpg , SWpbは、ゲートの充電電圧に応じて導通と非導通とが切り換わる。各スィッチ SW pr, SWpg, SWpbにおけるチャネル経路の一端には、外部から印加される予備充 電電位 PVIDが共通に入力される。

[0142] また、各スィッチ SWpr (SWprl ' SWpr2'•••SWprn)におけるチャネル経路の他 端と、各スィッチ SWsr (SWsrl ' SWsr2〜'SWsrn)におけるチャネル経路の他端と は、液晶表示パネルに設けられたデータ信号線 (信号供給線) SLr (SLrl · SLr2 · · ·· SLrn)にそれぞれ接続されている。同様に、 (SWpgl - SWpg2 · · · · SWpgn)におけるチャネル経路の他端と、各スィッチ SWsg (SWsgl ' SWsg2' "-S Wsgn)におけるチャネル経路の他端とは、液晶表示パネルに設けられたデータ信号 線(信号供給線) 31^ (31^1 ' 31^2' "'31^11)にそれぞれ接続されている。また、各 スィッチ SWpb (SWpbl ' SWpb2' "'SWpbn)におけるチャネル経路の他端と、各ス イッチ SWsb (SWsbl ' SWsb2' "'SWsbn)におけるチャネル経路の他端とは、液晶 表示パネルに設けられたデータ信号線 (信号供給線) SLb (SLbl - SLb2- - --SLbn) にそれぞれ接続されている。

[0143] これにより、プリチャージ用信号 PSMPiがアクティブ (ノヽィレベル)になることで、スィ ツチ SWpri, SWpgi, SWpbiは導通し、予備充電電位 PVIDがデータ信号線 SLri, SLgi, SLbiに印加され、データ信号線 SLri, SLgi, SLbiと、選択されている画素の 容量とが予備充電される。ここで、上記したように、プリチャージ用信号 PSMPiがァク ティブ (ノヽィレベル)の期間については、サンプリング用信号 SMPiは、重なり防止部 31cによって確実に非アクティブとなっている。したがって、スィッチ SWsri, SWsgi, SWsbiは確実に非導通であり、予備充電電位 PVIDとビデオ信号 VIDEOとがデー タ信号線 SLri, SLgi, SLbi上で衝突することはない。

[0144] そして、サンプリング用信号 SMPiがアクティブ (ノヽィレベル)になると、スィッチ SWs ri, SWsgi, SWsbiが導通する。これにより、データ信号線 SLri, SLgi, SLbi上には ビデオ信号 VIDEO (VIDEO (R) , VIDEO (G) , VIDEO (B) )が供給され、データ 信号線 SLri, SLgi, SLbiおよび各画素容量が所定の電圧に充電される。すなわち

、ビデオ信号 VIDEOのサンプリングが行われ、上記所定周期中の各データ信号線 が順次サンプリングの期間となるサンプリング実効期間(書き込み実効期間)が開始 される。このとき、プリチャージ用信号 PSMPiは確実に非アクティブになっているため 、スィッチ SWpiは非導通となっており、予備充電電位 PVIDとビデオ信号 VIDEOと がデータ信号線 SLri, SLgi、 SLbi上で衝突することはない。

[0145] このようにして、データ信号線 SLri, SLgi、 SLbiの予備充電を行った後に当該各 データ信号線にビデオ信号 VIDEOを供給するとヽぅ動作を順次繰り返し、点順次で サンプリングが行われて、く。

[0146] このように、 1組のプリチャージ用信号 PSMPおよびサンプリング用信号 SMPに対 して、 R, G, Bの 3色にそれぞれ対応するデータ信号線を備える構成では、 R, G, B に対応するそれぞれのビデオ信号配線力シフトレジスタ 31aのまわりを周回すること になる。したがって、本実施形態に力かるデータ信号線ドライバ 31では、ダミー回路 が不要となることにより、パネル外形サイズを効果的に縮小できる。

[0147] また、例えば、 R, G, Bの 3色力もなる相を複数相備え、 1組のプリチャージ用信号 PSMPおよびサンプリング用信号 SMPに対して、各相における各色のビデオ信号 線にそれぞれ対応するデータ信号線を備える構成としてもよい。この場合には、サン プリング部 31bを、例えば図 17に示すサンプリング部 31b',に置き換えればよい。

[0148] 図 17に示すサンプリング部(書き込み回路、予備充電回路) 31b"は、 R (赤), G ( 緑), B (青)からなる相を 2相備え、 1組のプリチャージ用信号 PSMPおよびサンプリ ング用信号 SMPを、計 6本のデータ信号線の充電に用いる(例えば計 6個の画素の 表示に用いる)、相展開なしの場合の構成例を示している。

[0149] サンプリング部(書き込み回路、予備充電回路) 31b' 'は、インバータ Ιρ (Ιρ1 ·Ιρ2· … ·ΙΡη)、スィッチ SWpra (SWpral ' SWpra2 ·… · SWpran)、スィッチ SWprb (S Wprbl · SWprb 2 · · · · · SWprbn)、スィッチ SWpga (SWpgal · SWpga2 · · · · · SWpg an)、スィッチ SWpgb (SWpgb 1 · SWpgb2 · · · · · SWpgbn)、スィッチ SWpba (SWp bal · SWpba2 · · · · · SWpban)、スィッチ SWpbb (SWpbb 1 · SWpbb2 · · · · · SWpbb n)によって構成される予備充電回路と、インバータ Is (Is 1 · Is2 · · · · · Isn)、スィッチ S Wsra (SWsral · SWsra2 · · · · · SWsran)、スィッチ SWsrb (SWsrb 1 · SWsrb2 · · · · · SWsrbn)、スィッチ SWsga (SWsgal · SWsga2 · · · · · SWsgan)、スィッチ SWsgb (S Wsgb 1 · SWsgb 2 · · · · · SWsgbn)、スィッチ SWsba (SWsba 1 · SWsba2 · · · · · SWsb an)、スィッチ SWsbb (SWsbb l ' SWsbb2 · · ·· · SWsbbn)によって構成される書き込 み回路とを備えている。

[0150] スィッチ SWsra、 SWsrb、 SWsga, SWsgb, SWsba, SWsbbは、入力信号がゲ ート(第 1制御端子)に直接入力される Nチャネル MOSトランジスタ (TFT)および入 力信号が反転された信号がゲートに入力される Pチャネル MOSトランジスタ (TFT) 力 なるアナログスィッチである。

[0151] インバータ Isは、入力されるサンプリング用信号 SMPを反転し、対応する各スィッチ SWsra、 SWsrb、 SWsga, SWsgb, SWsba, SWsbbにおける Pチャネル MOSトラ ンジスタのゲートの持つ容量を十分に充放電が可能な能力を持たせながらゲートに 入力する (インバータ Isは、上記入力信号を反転させ且つ重なり防止部 31cにおける ノッファ回路 Sbの機能の一部を持つと考えてよい。 ) oなお、上記各スィッチ SWsra 、 SWsrb、 SWsga, SWsgb, SWsba, SWsbbの入力信号であるサンプリング用信 号 SMPは、上記した重なり防止部 31cにおけるバッファ回路 Sbの出力信号である。

[0152] 各 MOSトランジスタのゲートは容量性の制御端子であり、各スィッチ SWsra、 SWs rb、 SWsga, SWsgb, SWsba, SWsbbは、ゲートの充電電圧に応じて導通と非導 通とが切り換わる。各スィッチ SWsra、 SWsrb、 SWsga, SWsgb, SWsba, SWsbb におけるチャネル経路の一端には、外部力も供給されるアナログのビデオ信号 (書き 込み信号) VIDEO (VIDEO (Ra) , VIDEO (Rb) , VIDEO (Ga) , VIDEO (Gb) , VIDEO (Ba) , VIDEO (Bb) )がそれぞれ入力される。すなわち、スィッチ SWsraに おけるチャネル経路の一端にはビデオ信号 VIDEO (Ra)が共通に入力され、スイツ チ SWsrbにおけるチャネル経路の一端にはビデオ信号 VIDEO (Rb)が共通に入力 される。また、スィッチ SWsgaにおけるチャネル経路の一端にはビデオ信号 VIDEO (Ga)が共通に入力され、スィッチ SWsgbにおけるチャネル経路の一端にはビデオ 信号 VIDEO (Gb)が共通に入力される。また、スィッチ SWsbaにおけるチャネル経 路の一端にはビデオ信号 VIDEO (Ba)が共通に入力され、スィッチ SWsbbにおける チャネル経路の一端にはビデオ信号 VIDEO (Bb)が共通に入力される。

[0153] スィッチ SWpra、 SWprb、スィッチ SWpga、スィッチ SWpgb、スィッチ SWpba、ス イッチ SWpbbは、入力信号がゲート(第 2制御端子)に直接入力される Nチャネル M OSトランジスタおよびその入力信号が反転された信号がゲートに入力される Pチヤネ ル MOSトランジスタからなるアナログスィッチである。

[0154] インバータ Ipは、入力されるプリチャージ用信号 PSMPを反転し、 Pチャネル MOS トランジスタのゲートの持つ容量を十分に充放電が可能な能力を持たせながらゲート に入力する (インバータ Ipは、上記入力信号を反転させ且つ重なり防止部 31cにお けるバッファ回路 Pbの機能の一部を持つと考えてよい。 )0なお、上記各スィッチ SW pra, SWprb, SWpga, SWpgb, SWpba, SWpbbの入力信号であるプリチャージ 用信号 PSMPは、上記した重なり防止部 31cにおけるバッファ回路 Pbの出力信号で ある。

[0155] 各 MOSトランジスタのゲートは容量性の制御端子であり、各スィッチ SWpra, SWp rb, SWpga, SWpgb, SWpba, SWpbbは、ゲートの充電電圧に応じて導通と導 通と力 S切り換わる。各スィッチ SWpra, SWprb, SWpga, SWpgb, SWpba, SWpb bにおけるチャネル経路の一端には、外部から印加される予備充電電位 PVIDが共 通に入力される。

[0156] また、各スィッチ SWpra (SWpral ' SWpra2'•••SWpran)におけるチャネル経路 の他端と、各スィッチ SWsra (SWsral ' SWsra2' "'SWsran)におけるチャネル経 路の他端とは、液晶表示パネルに設けられたデータ信号線 (信号供給線) SLra (SL ral ' SLra2' "'SLran)にそれぞれ接続されている。同様に、各スィッチ SWprb (S Wprb 1 - SWprb 2 · · · · S Wprbn)におけるチャネル経路の他端と、各スィッチ SWsrb ( SWsrb 1 - SWsrb 2 · · · · S Wsrbn)におけるチャネル経路の他端とは、液晶表示パネ ルに設けられたデータ信号線 (信号供給線) SLrb (SLrb 1 · SLrb2 · · · 'SLrbn)にそ れぞれ接続されている。

[0157] また、各スィッチ SWpga (SWpgal ' SWpga2 ' ' "SWpgan)におけるチャネル経路 の他端と、各スィッチ SWsga (SWsgal ' SWsga2' "'SWsgan)におけるチャネル経 路の他端とは、液晶表示パネルに設けられたデータ信号線 (信号供給線) SLga (SL gal - SLga2- - --SLgan)にそれぞれ接続されている。また、各スィッチ SWpgb (SW

pgb 1 - SWpgb2 · · · · SWpgbn)におけるチャネル経路の他端と、各スィッチ SWsgb ( S Wsgb 1 - S Wsgb 2 · · · · S Wsgbn)におけるチャネル経路の他端とは、液晶表示パネ ルに設けられたデータ信号線 (信号供給線) SLgb (SLgbl - SLgb2- - --SLgbn)に それぞれ接続されている。

[0158] また、各スィッチ SWpba (SWpbal ' SWpba2' "'SWpban)におけるチャネル経路 の他端と、各スィッチ SWsba (SWsbal ' SWsba2' "'SWsban)におけるチャネル経 路の他端とは、液晶表示パネルに設けられたデータ信号線 (信号供給線) SLba (SL bal - SLba2- - --SLban)にそれぞれ接続されている。また、各スィッチ SWpbb (SW pbb 1 · S Wpbb 2 · · · · S Wpbbn)におけるチヤネノレ経路の他端と、各スィッチ SWsbb ( S Wsbb 1 - S Wsbb 2 · · · · S Wsbbn)におけるチャネル経路の他端とは、液晶表示パネ ルに設けられたデータ信号線 (信号供給線) SLbb (SLbb 1 · SLbb2 · · -SLbbn)に それぞれ接続されている。

[0159] これにより、プリチャージ用信号 PSMPiがアクティブ (ノヽィレベル)になることで、スィ ツチ SWprai, SWprbi, SWpgai, SWpgbi, SWpbai,

SWpbbiは導通し、予備充電電位 PVIDがデータ信号線 SLrai, SLrbi, SLgai, SL gbi, SLbai, SLbbiに印カロされ、データ信号線 SLrai, SLrbi, SLgai, SLgbi, SLb ai, SLbbiと、選択されている画素の容量とが予備充電される。

[0160] ここで、上記したように、プリチャージ用信号 PSMPiがアクティブ (ノヽィレベル)の期 間については、サンプリング用信号 SMPiは、重なり防止部 31cによって確実に非ァ クティブとなっている。したがって、スィッチ SWsrai, SWsrbi, SWsgai, SWsgbi, S Wsbai、 SWsbbiは確実に非導通であり、予備充電電位 PVIDとビデオ信号 VIDEO とがデータ信号線 SLrai, SLrbi, SLgai, SLgbi, SLbai, SLbbi上で衝突すること はない。

[0161] そして、サンプリング用信号 SMPiがアクティブ (ノヽィレベル)になると、スィッチ SWs rai, SWsrbi, SWsgai, SWsgbi, SWsbai, SWsbbiが導通する。これにより、デー タ信号線線 SLrai, SLrbi, SLgai, SLgbi, SLbai, SLbbi上に ίまビデオ信号 VIDE O (VIDEO (Ra) , VIDEO (Rb) , VIDEO (Ga) , VIDEO (Gb) , VIDEO (Ba) , VI DEO (Bb) )力供給され、データ信号線 SLrai, SLrbi, SLgai, SLgbi, SLbai, SL

bbiおよび各画素容量が所定の電圧に充電される。すなわち、ビデオ信号 VIDEOの サンプリングが行われ、上記所定周期中の各データ信号線が順次サンプリングの期 間となるサンプリング実効期間(書き込み実効期間)が開始される。このとき、プリチヤ ージ用信号 PSMPiは確実に非アクティブになっているため、スィッチ SWpiは非導 通となっており、予備充電電位 PVIDとビデオ信号 VIDEOとがデータ信号線 SLrai , SLrbi, SLgai, SLgbi, SLbai, SLbbi上で衝突することはな!/、。

[0162] このようにして、データ信号線線 SLrai, SLrbi, SLgai, SLgbi, SLbai, SLbbiの 予備充電を行った後に当該各データ信号線にビデオ信号 VIDEOを供給するという 動作を順次繰り返し、点順次でサンプリングが行われて、く。

[0163] このように、ビデオ信号が多相展開されている構成の場合には、より多くのビデオ信 号配線がシフトレジスタ 31aのまわりを周回することになる。このため、本実施形態に 力かるデータ信号線ドライバ 31では、ダミー回路が不要となることにより、ビデオ信号 が多相展開されて、る構成にぉ、て、パネル外形サイズを特に効果的に縮小できる

[0164] (フリップフロップ SRの変形例 1)

本実施形態では、シフトレジスタ 31aは、複数段のセット'リセット型のフリップフロッ プ SRからなるものとして説明した力これに限るものではない。

[0165] 例えば、上記フリップフロップ SR (SR1 ' SR2 "SRn+ 2)に代えて、図 18に示す ような、特許文献 8に記載のゲーティング回路およびフリップフロップ力もなるシフトレ ジスタブロック SRB (SRB1 ' SRB2 · · ·· · SRBn+ 2)を用いてもよい。なお、図 18では 、特許文献 8におけるフリップフロップの構成を便宜上変更して、る。

[0166] この図に示すように、シフトレジスタブロック SRBは、制御回路 CN、ゲーティング回 路 GC、フリップフロップ F、インバータ 150からなる。また、シフトレジスタブロック SRB は、フリップフロップ SRと同様、 CK端子、 CKB端子、 CINB端子、 RB端子と、 PO端 子と、 QB端子とを備えている。そして、上記各端子には、フリップフロップ SRと同様 の信号が入出力される。

[0167] 制御回路 CNの構成は、上記したレベルシフタ制御回路 CNと同様である。制御回 路 CNの入力端子 IN 1は CINB端子に接続されており、制御回路 CNの入力端子 IN

2は Q端子に接続されている。これにより、入力端子 IN2には、フリップフロップ Fの出 力信号 Qが入力される。また、制御回路 CNの出力端子 CNOUTは、 PO端子および インバータ 150の入力端子に接続されて、る。

[0168] ゲーティング回路 GCは、トランジスタ P51, N50, N51, N52を備えている。フリツ プフロップ Fは、トランジスタ P52, P53, P54, N53, N54を備えている。なお、トラン ジスタ P51〜P54は Pチャネル型の MOSトランジスタであり、トランジスタ N50〜N54 は Nチャネル型の MOSトランジスタである。

[0169] トランジスタ P51と N51とは電源 VDDとクロック入力端子 CKとの間に直列に接続さ れている。トランジスタ N50は、トランジスタ P51と N51との接続点と電源 VSSとの間 に接続されている。トランジスタ P51, N50のゲートは、インバータ 150の出力端子に 接続されている。これにより、トランジスタ P51, N50のゲートには、制御回路 CNの出 力信号(出力信号 PO)が反転された信号であるイネ一ブル信号 ENABが与えられる 。トランジスタ P51のゲートはローアクティブである。

[0170] トランジスタ P52と N52とは電源 VDDとクロック入力端子 CKBとの間に直列に接続 されており、その接続点がゲーティング回路 GCの出力端子となっている。トランジス タ N52のゲートは、トランジスタ N51のゲートに接続されており、これらゲートはトラン ジスタ N51のドレインに接続されている。トランジスタ P52のゲートはローアクティブで あって、 RB端子への入力信号が与えられる。

[0171] トランジスタ P53と N53とは、電源 VDDと電源 VSSとの間に直列に接続されている 。トランジスタ P54と N54とは電源 VDDと電源 VSSとの間に直列に接続されている。 トランジスタ P53のゲートとトランジスタ N53のゲートとは互いに接続されており、その 接続点はトランジスタ P54と N54との接続点に接続されている。トランジスタ P54のゲ ートとトランジスタ N54のゲートとは互いに接続されており、その接続点はトランジスタ P53と N53との接続点およびゲーティング回路 GCの出力端子に接続されているとと もに、フリップフロップ Fの反転出力端子 QBとなっている。トランジスタ P54と N54との 接続点はフリップフロップ Fの正転出力端子 Qとなっている。

[0172] 次に、上記の構成のシフトレジスタブロック SRの動作を、図 19に示すタイミングチヤ ートを用いて説明する。図 19は、 1段目〜 n+ 2段目までのシフトレジスタブロック SR Bのうち、奇数段目のシフトレジスタブロック SRBにおける各信号の波形を示している 。なお、偶数段目のシフトレジスタブロック SRBについては、各信号の波形が、クロッ ク信号 SCK' SCKBの 1クロック分(半周期分)ずれたものとなる。すなわち、図 19に おけるクロック信号 SCKを、その反転信号 SCKBに置き換えたものとなる。

[0173] 入力信号 CINBがハイレベルであるとき、フリップフロップ Fの正転出力信号 Qが予 め非アクティブのローレベルとなっていることから、制御回路 CNの出力信号(出力信 号 PO)はローレベルとなる。この、ローレベルの信号がインバータ 150によって反転さ れてハイレベルの信号となり、ゲーティング回路 GCのィネーブル端子 ENABにイネ 一ブル信号 ENABとして入力される。

[0174] ゲーティング回路 GCは、ィネーブル信号 ENABがローレベルである期間に動作が 可能な状態となる。動作が可能な状態ではクロック信号 SCKがレベルシフトされてフ リップフロップ Fへ出力される。

[0175] 入力信号 CINBがローレベルになると、フリップフロップ Fの正転出力信号 Qが予め 非アクティブのローレベルとなっていることから、制御回路 CNの出力信号(出力信号 PO)はハイレベルとなる。したがって、ゲーティング回路 GCにおけるィネーブル端子 ENABには、インバータ 150を介してローレベルの信号が入力される。

[0176] ィネーブル端子 ENABにローレベルの信号が入力された最初の時点では、クロッ ク信号 SCKがローレベル、クロック信号 SCKBがハイレベルであるため、フリップフロ ップ Fの反転出力信号 QBはハイレベルのままである。

[0177] そして、クロック信号 SCKの 1パルス分の長さの後(クロック信号 SCKの 2分の 1周 期後)にクロック信号 SCKがハイレベル、クロック信号 SCKBがローレベルになるので 、フリップフロップ Fの出力信号 Qはハイレベル、反転出力信号 QBはローレベルとな る。

[0178] 出力信号 Qは制御回路 CNの入力端子 IN1に入力されているので、出力信号 Qが ハイレベルになるタイミング力制御回路 CNでの遅延時間分だけ経過したタイミング で、制御回路 CNの出力信号(出力信号 PO)がローレベルになる。また、ゲーティン グ回路 GCに入力されるィネーブル信号 ENABがハイレベルになる。

[0179] ゲーティング回路 GCのィネーブル端子 ENABにハイレベルの信号が入力されると 、ゲーティング回路 GCは非動作状態となる。

[0180] ゲーティング回路 GCが非動作状態になると、その出力信号はローレベルになるが 、フリップフロップ Fの出力信号 Qおよび反転出力信号 QBは、リセット端子 RBにロー レベルの信号が入力されるまで、アクティブレベル(出力信号 Qはハイレベル、反転 出力信号 QB1はローレベル)を維持する。その後、これら出力信号 Qおよび反転出 力信号 QBは、リセット端子 RBに入力される信号がローレベルになるタイミングで、非 アクティブ(出力信号 Qはローレベル、反転出力信号 QBはハイレベル)となる。なお、 リセット端子 RBには、 2段後のシフトレジスタブロック SRに備えられるフリップフロップ Fの反転出力信号 QBが入力される。

[0181] このように、シフトレジスタブロック SRBを用いる構成においても、フリップフロップ S Rを用いる場合と略同様の出力信号 PO, Q, QBが得られる。したがって、データ信 号線ドライバ 31は、フリップフロップ SRを用いる場合と略同様に動作する。

[0182] なお、シフトレジスタブロック SRBを用いる場合であっても、従来の技術では、プリチ ヤージ用の信号を生成するために、 2段以上前のシフトレジスタブロックの出力信号、 または 1段以上前のシフトレジスタブロックの出力信号とスターとパルス SSPとをもち いる必要があった。したがって、 1本目または 1 · 2本目のデータ信号線をプリチャージ するためには、ダミー回路 (ダミーのシフトレジスタブロック)を設ける必要があった。

[0183] これに対して、上記の構成によれば、各シフトレジスタブロック SRB力自身の出力 信号を用いてプリチャージ用の信号 POを生成するので、このようなダミー回路が不 要となる。したがって、データ信号線ドライバ 31のサイズおよびその周りを引き回す配 線領域のサイズを小型化し、パネル外形サイズを縮小するとともに、パネル外形サイ ズに対する表示領域のサイズの比率を大きくことができる。

[0184] また、ゲーティング回路 GCに入力されるクロック信号 SCK' SCKBの振幅が電源 電圧の振幅より小さい場合には、ゲーティング回路 GCにおいて定常的に流れる電 流が生じる。図 19のィネーブル信号 ENABを見ると、ゲーティング回路 GCの動作期 間(イネ一ブル信号 ENABのローレベル期間)力クロック信号 SCKの約 1パルス長 (クロック信号 SCKの約 2分の 1周期)となることが分かる。このイネ一ブル信号 ENA Bの非アクティブとなるタイミングを決める上記遅延時間は、主に制御回路 CN内での

遅延時間によるものである。従来の構成の場合、入力信号 CINBがアクティブの期間 (クロック信号 SCKの約 2パルス長(クロック信号 SCKの約 1周期))、定常的に流れる 電流を生じるが、この例の場合は、ゲーティング回路 GCに定常的に流れる電流を削 減することができる。

[0185] また、ゲーティング回路 GCやフリップフロップ F、制御回路 CNには信号処理の遅 延時間がある。ゲーティング回路 GCは入力されたクロック信号 SCK' SCKBをレべ ルシフトした信号を少し遅延して出力するが、ゲーティング回路 GC力信号が出力さ れた後、出力信号 Qは少し遅延して出力されるとともに反転出力信号 QBは遅延せ ずに出力され、反転出力信号 QBの出力タイミング力少し遅延して、制御回路 CN の出力信号である PO端子への出力信号 POがローレベルとなり、ィネーブル信号 E NABがハイレベルとなる。したがって、ゲーティング回路 GCカゝら信号が出力された 後、ィネーブル信号 ENABがハイレベルとなるまでの遅延時間としては制御回路 CN における遅延時間が支配的となる。

[0186] フリップフロップ Fの出力信号 Qのノルスが確保できる状態となったならばゲーティ ング回路 GCのそれ以上の動作が不要になるという基本的な考え方によれば、反転 出力信号 QBのパルス開始カゝら少し時間が経過した時点でィネーブル信号 ENABを 非アクティブとすれば、出力信号 Qのパルス開始を得られる状態となった後に確実に ゲーティング回路 GCの動作を停止させることができる。そのためには、制御回路 CN で遅延時間が得られさえすればょ、。

[0187] また、ゲーティング回路 GCが信号を出力して力もフリップフロップ Fが反転出力信 号 QBを出力するまでの遅延がないので、制御回路 CNで遅延時間が得られさえす ればよいという条件は、ゲーティング回路 GCの動作時間を最小限とする考え方にも 適合する。

[0188] なお、出力信号 QBは次のシフトレジスタブロック SRBの入力信号 CINBとなるので 、前記遅延分は次のシフトレジスタブロック SRBにおけるィネーブル信号 ENABがァ クティブとなるタイミングの遅延をもたらし、ィネーブル信号 ENABのパルス幅は約 1 パルス長(クロック信号 SCKの約 2分の 1周期)となる。

[0189] (フリップフロップ SRの変形例 2)

また、図4【こ示したフリップフ1^ップ3尺(3尺1 ' 3尺2' ' ''31¾1+ 2)【こ代免て、図 32【こ 示すような、フリップフロップ SR ― 100 (SR― 1001 - SR― 1002••••SR― 100 n+2を 用いてもよい。図 32は、各フリップフロップ SR— 100の構成を示すブロック図である。 この図に示すように、各フリップフロップ SRは、レベルシフタ制御回路 CN— 100、レ ベルシフタ LS— 100、セット'リセット型のフリップフロップ SR— FF、インバータ II、ィ ンバータ 12,インバータ 13を備えている。なお、フリップフロップ SR— FFの構成は図 4に示したものと同様である。

[0190] (レベルシフタ制御回路 CN— 100)

図 33は、レベルシフタ制御回路(制御回路) CN— 100の構成を示すブロック図で ある。この図に示すように、レベルシフタ制御回路 CN— 100は、 2つの入力端子 IN1 •IN2、インバータ I CN、スィッチ SW CN、 Pチャネル MOSトランジスタ(TFT) P CN2、出 力端子 CNOUTBを備えて!/、る。なお、スィッチ SW CNは、 Nチャネル MOSトランジス タ(TFT) N CNおよび Pチャネル MOSトランジスタ(TFT) P CN1からなるアナログスイツ チである。

[0191] 入力端子 IN1には、フリップフロップ SR—FFの出力信号 Qが入力される。入力端 子 IN2には、各フリップフロップ SR— 100における CINB端子への入力信号が入力 される。

[0192] 入力端子 IN1は、 Pチャネル MOSトランジスタ P CN1のゲートに接続されている。また

、入力端子 IN1は、インバータ I CNを介して Nチャネル MOSトランジスタ N CNのゲート および Pチャネル MOSトランジスタ P CN2のゲートにも接続されている。

[0193] 入力端子 IN2は、 Pチャネル MOSトランジスタ P CN1のソースおよび Nチャネル MO

Sトランジスタ N CNのソースに接続されている。また、 Pチャネル MOSトランジスタ P CN1 のドレインおよび Nチャネル MOSトランジスタ N CNのドレインは、出力端子 CNOUTB に接続されている。

[0194] また、 Pチャネル MOSトランジスタ P CN2のソースは、ハイレベル Vddの駆動電圧の 電源ラインに接続されており、ドレインは出力端子 CNOUTBに接続されている。

[0195] これにより、入力端子 IN1への入力信号(すなわち、フリップフロップ SR— FFの出 力信号 Q)および入力端子 IN2への入力信号 (すなわち、各フリップフロップ SR 10

0における CINB端子への入力信号)の少なくとも一方がハイレベルの場合には、出 力端子 CNOUTBからの出力信号 CNOB100はハイレベルとなる。そして、入力端 子 IN1への入力信号および入力端子 IN2への入力信号がともにローレベルの場合 には、出力端子 CNOUTBからの出力信号 CNOB100はローレベルとなる。

[0196] なお、図 32に示したように、出力端子 CNOUTBからの出力信号 CNOB100は、 レベルシフタ LS— 100の ENAB端子にそのまま入力され、かつ、各フリップフロップ SR— 100の PO端子にインバータ 13によって反転されてから出力されるようになって いる。

[0197] (レベルシフタ LS— 100)

図 34は、レベルシフタ LS— 100の構成例を示すブロック図である。このレベルシフ タ LS— 100は、大略的に、クロック信号 SCK, SCKBをレベルシフトする昇圧 '降圧 部 121と、クロック信号 SCK, SCKBの供給が不要な停止期間に昇圧 '降圧部 21へ の電力供給を遮断する電力供給制御部 122と、停止期間中に昇圧 ·降圧部 21とクロ ック信号 SCK, SCKBが伝送される信号線とを遮断する入力制御部 123, 124と、停 止期間中に昇圧'降圧部 121の入力スイッチング素子 (N LS2 , N LS3 )を遮断する入力 信号制御部 125, 126と、停止期間中に昇圧 ·降圧部 121の出力を所定の値に維持 する出力安定部 127とを備えて構成されて、る。

[0198] 昇圧 ·降圧部 121は、入力段の差動入力対であり、上記の入力スイッチング素子と なる、ソースが互いに接続された N型の MOSトランジスタ N LS2 , N LS3と、両トランジス タ N LS2, N LS3にソースとローレベル Vssdの駆動電圧の電源ラインとの間に接続され た定電流源 Icと、カレントミラー回路を構成し、トランジスタ N LS2 , N LS3のドレインにそ れぞれ接続されて能動負荷となる P型の MOSトランジスタ Pし S3 , P LS4と、差動入力対 の出力を増幅する CMOS構造のトランジスタ P LS7 , N LS5とを備えて構成される。なお

、この図 34の構成は、トランジスタ N LS3側の入力 CKを出力 LSOUTから正転出力す る奇数番目のフリップフロップ SR ― 1001 - SR― 1003 '…に備えられるレベルシフタ L

S1の例を示している。偶数番目のフリップフロップ SR ― 1002 - SR― 1004 · · ··に備え られるレベルシフタ LS— 100の場合は、クロック信号 SCK, SCKBの入力が相互に 振り替えて構成される。

トランジスタ N LS2のゲートには、前記入力制御部 124を構成する P型の MOSトラン ジスタ P LSIを介してクロック信号 SCKBが入力され、トランジスタ N LS3のゲートには、 前記入力制御部 123を構成する P型の MOSトランジスタ P LS6を介してクロック信号 S

CKが入力される。また、トランジスタ N LS2のゲートは、前記入力信号制御部 126を構 成する N型の MOSトランジスタ N LSIを介してローレベル Vssdの駆動電圧の電源ライ ンにプルダウンされるようになっており、同様にトランジスタ N LS3のゲートは、前記入力 信号制御部 125を構成する N型の MOSトランジスタ N LS4を介してローレベル Vssdの 駆動電圧の電源ラインにプルダウンされるようになってヽる。そして前記トランジスタ P

LSI , P LS6 , N LSI , N LS4のゲートには、 ENAB端子に入力されたレベルシフタ制御回 路 CN— 100からの出力信号 CNOB100 (イネ一ブル信号 ENAB100)が与えられ る。

[0200] したがって、レベルシフタ制御回路 CN_100からの出力信号 CNOB100がァクテ イブのローレベルとなると、前記トランジスタ P LSI , P LS6を介してトランジスタ N LS2 , N LS3 へのクロック信号 SCKB, SCKの入力が許容されるとともに、トランジスタ N LSI , N LS4 は遮断する。これに対して、レベルシフタ制御回路 CN— 100からの出力信号 CNO B100が非アクティブのハイレベルとなると、前記トランジスタ P LSI , P LS6が遮断してク ロック信号 SCKB, SCKの入力が阻止されるとともに、トランジスタ N LSI , N LS4が導通 してトランジスタ N ,

LS2 N LS3のゲートがローレベル Vssdにプルダウンされて、入力段 の該トランジスタ N LS2 , N LS3は、確実にオフする。

[0201] 一方、前記トランジスタ Pし S3 , P LS4のゲートは互いに接続されるとともに、トランジスタ

P LS3およびトランジスタ N LS2のドレインに接続されている。これに対して、互いに接続 されたトランジスタ P LS4およびトランジスタ Nし S3のドレインは出力端となり、前記トランジ スタ P LS7 , N LS5のゲートに接続される。トランジスタ Pし S3 , P LS4のソースは、前記電力供 給制御部 122を構成する P型の MOSトランジスタ P LS2を介して、ハイレベル Vddの駆 動電圧の電源ラインに接続されている。 MOSトランジスタ P LS2のゲートには、レベル シフタ制御回路 CN— 100からの出力信号 CNOB100が与えられる。

[0202] したがって、レベルシフタ制御回路 CN— 100の出力信号 CNOB100がアクティブ のローレベルとなると、トランジスタ P LS2を介して昇圧'降圧部 121へ電源供給が行わ

れ、レベルシフタ制御回路 CN— 100の出力信号 CNOB100が非アクティブのハイ レベルとなると、昇圧 ·降圧部 121への電源供給は停止される。

[0203] また、出力安定部 127は、停止期間における該レベルシフタ LS— 100の出力信号 LSOUTをローレベル Vssdの駆動電圧レベルに安定させる回路であり、インバータ I

LSと P型の MOSトランジスタ P LS5力も構成されている。インバータ I LSは、 ENAB端子と トランジスタ P LS5のゲートとの間に備えられている。したがって、レベルシフタ制御回 路 CN一 100の出力信号 CNOB100がインバータ I LSによって反転されてトランジスタ

P LS5のゲートに与えられる。これにより、レベルシフタ制御回路 CN— 100の出力信号

CNOB100がハイレベルのときに、 MOSトランジスタ P LS5力トランジスタ P LS7 , N LS5の ゲートをノヽィレベル Vddの駆動電圧の電源ラインにプルアップ接続するようになって いる。

[0204] 上述のように構成されるレベルシフタ LS— 100では、レベルシフタ制御回路 CN— 100の出力信号がローレベルの場合、トランジスタ P LSI , P LS2 , P LS6が導通し、トラン ジスタ N LSI , N LS4 , P LS5が遮断する。この状態では、トランジスタ P LS2を介して供給さ れる電流が、 Pし S3および N LS2、あるいは P LS4および Nし S3を通り、定電流源 Icを介して 流れる。また、両トランジスタ N ,

LS3 N LS2のゲートには、クロック信号 SCK, SCKBが それぞれ印加される。この結果、両トランジスタ N LS2 , N LS3のゲートには、それぞれの ゲートソース間電圧の比率に応じた量の電流が流れる。一方、トランジスタ P LS3 , P

LS4は、能動負荷として働くので、トランジスタ P LS4 , Nし S3の接続点の電圧は、前記クロ ック信号 SCK, SCKBの電圧レベル差に応じた電圧となる。当該電圧は、トランジス タ P LS7 , N LS5で電力増幅された後、出力端子 LSOUTから出力信号 LSO100として 出力される。

[0205] 前記昇圧 '降圧部 121は、クロック信号 SCK, SCKBによって入力段のトランジスタ pし S3 , p LS4の導通 Z遮断を切り替える構成、すなわち電圧駆動型とは異なり、動作中

、入力段のトランジスタ P LS4 , Pし S3が常時導通する電流駆動型であり、上述のように両 トランジスタ P LS4 , Pし S3のゲートソース間電圧の比率に応じて定電流を分流すること によって、前記クロック信号 SCK, SCKBの振幅が入力段のトランジスタ N LS3 , N LS2 の閾値よりも低い場合であっても、何ら支障なぐクロック信号 SCK, SCKBをレベル

シフトできる。

[0206] この結果、レベルシフタ LS— 100は、 ENAB端子にレベルシフタ制御回路 CN— 1 00からの出力信号 CNOB100でアクティブのローレベルが印加されると、クロック信 号 SCK, SCKBの振幅が駆動電圧のハイ側とロー側との差 (Vcc=Vdd—Vssd、た とえば 15V程度)より低い場合 (たとえば、前記映像信号の生成回路力もの 5V程度) でも、振幅が前記差 Vccにまで昇圧 '降圧された出力信号 LSO100を出力する。

[0207] これとは逆に、レベルシフタ制御回路 CN— 100からの出力信号 CNOB100が動 作停止を示す非アクティブのハイレベルの場合、トランジスタ P LS3 , N LS2、あるいはトラ ンジスタ P LS4 , Nし S3を介して流れようとする電流は、トランジスタ P LS2によって遮断され る。したがって、当該電流に起因する消費電力を削減できる。

[0208] また、この状態では、各入力制御部 123, 124のトランジスタ P LS6 , P LSIが遮断する

。したがって、クロック信号 SCK, SCKBを伝送する信号線と、入力段の各トランジス タ N LS2 , N LS3のゲートとが切り離される。また、停止中は、各入力信号制御部 125, 1

26のトランジスタ N ,

LS4 N LSIが導通するので、前記両トランジスタ N ,

LS2 Nし S3のゲート 電圧は!/、ずれもローレベルの駆動電圧 Vssdにプルダウンされ、両トランジスタ N ,

LS2

N LS3は遮断する。これによつて、トランジスタ P LS2を遮断する場合と同様に、定電流源

Icが出力する電流分だけ、消費電力を低減できる。

[0209] し力しながら、この状態では、両トランジスタ N LS2 , N LS3へ電流が供給されないので

、両トランジスタ N LS2 , N LS3は差動入力対として動作することができず、出力端、すな わちトランジスタ P LS4 , Nし S3のドレイン同士の接続点の電位が決定できなくなる。そこ で、前記イネ一ブル信号 ENABが動作停止を示している場合には、さらに出力安定 部 127のトランジスタ P LS5が導通する。この結果、前記出力端、すなわちトランジスタ

P ,

LS7 N LS5のゲート電位は、ハイレベルの駆動電圧 Vddにプルアップされ、トランジス タ N LS5が導通し、出力信号 LSO 100はローレベルとなる。

[0210] こうして、レベルシフタ制御回路 CN— 100からの出力信号 CNOB100が動作停止 を示している期間、レベルシフタ LS— 100の出力信号 LSO100は、クロック信号 SC K, SCKBに拘わらず、ローレベルに保たれる。

[0211] (フリップフロップ SR _100の動作)

図 35は、奇数段目のフリップフロップ SR—― 1001 - SR_―1003 '…のタイミングチヤ一 トである。なお、偶数段目のフリップフロップ SR ― 1002 - SR― 1004 · · ··については、 図 35における各信号が、クロック信号 SCKに対して半周期分だけずれて動作する。 すなわち、偶数段目のフリップフロップ SR ― 1002 - SR― 1004 · · ··は、図 1に示したよ うに、 CK端子に反転クロック信号 (クロック信号) SCKBが入力され、 CKB端子に正 転クロック信号 (クロック信号) SCKが入力されている。このため、奇数段目のフリップ フロップとは、クロック信号の 1クロック分(半周期分)だけずれた動作をする。

[0212] 図 35に示すように、レベルシフタ制御回路 CN— 100に入力される信号 CINBが口 一 (Low)レベルになった時、その瞬間における同じ段のフリップフロップ SR— 100 内のフリップフロップ SR— FFの出力 Qは非アクティブのローレベルを出力している。 このため、レベルシフタ制御回路 CN— 100の出力信号 CNOB100はローレベルと なる。

[0213] この、ローレベルの信号 CNOB100は、レベルシフタ LS— 100の ENAB端子に入 力される。そして、レベルシフタ LS— 100は、 ENAB端子にローレベルが入力される と、レベルシフタ動作が可能な状態となり、入力信号 SCKをレベルシフトした信号が 出力信号 LSO100として出力される。このように、レベルシフタ制御回路 CN— 100 の出力信号 CNOB100の立ち下がりがクロック信号 SCKの立ち上がりをレベルシフ トし、出力信号 LSO100として出力する。

[0214] ここで、 ENAB端子に入力される信号(レベルシフタ制御回路 CN— 100の出力信 号 CNO)がローレベルになった時点では、クロック信号 SCKはローレベルなので、レ ベルシフタ LS— 100の出力信号 LSO 100はローレベルのままとなる。そして、クロッ ク信号 SCKが約 1クロック分後 (クロック信号 SCKの約半周期後)にハイレベルになる と、レベルシフタ LS— 100の出力信号 LSO 100はハイレベルに切り変わる。

[0215] このハイレベルのレベルシフタ LS— 100の出力信号 LSO100は、インバータ IIを 通ってローレベルになり、フリップフロップ SR— FFの入力端子 SBに入力される。

[0216] フリップフロップ SR— FFの入力端子 SBにローレベルが入力されると、 SR— FFが セットされてアクティブとなり、フリップフロップ SR—FFの出力信号 Qはハイレベルに 、出力信号 QBはローレベルになる。

[0217] ここで、フリップフロップ SR—FFの出力信号 Qはレベルシフタ制御回路 CN— 100 に入力(フィードバック)されているので、出力信号 Qがハイレベルになった瞬間に、 レベルシフタ制御回路 CN— 100の出力信号 CNOB100がハイレベルになる。

[0218] 出力信号 CNOB100のハイレベルがレベルシフタ LS— 100の端子 ENABに入力 されると、レベルシフタ LS— 100は非動作状態となる。レベルシフタ LS— 100が非 動作状態になると、レベルシフタ LS— 100の出力信号 LSO100はローレベルになる 。出力信号 LSO100がローレベルになっても、フリップフロップ SR—FFの出力信号 Q 'QBは、リセット端子 Rにハイレベルが入力されるまで、アクティブレベル (出力信号 Qはハイレベル、出力信号 QBはローレベル)を出力し続ける。

[0219] なお、フリップフロップ SR— FFのリセット端子 Rには、そのフリップフロップ SR—FF が備えられるフリップフロップ SRの 2段後ろのフリップフロップ SRの出力信号 QBが、 インバータ 12によって反転されて入力される。したがって、フリップフロップ SR—FFの 出力信号 Q 'QBは、図 35に示すように、アクティブになった後、クロック信号 SCKが 2クロック分 (クロック信号 SCKの 1周期)が入力されたときに、非アクティブにリセットさ れる。

[0220] また、レベルシフタ制御回路 CN— 100の入力端子 IN2に入力される入力信号 CI NBは、前段のフリップフロップ SRの出力信号 QBなので、フリップフロップ SR—FF の出力信号 Q · QBがアクティブになった後、クロック信号 SCKが 1クロック分 (クロック 信号 SCKの半周期)が入力されたときに、ハイレベルとなる。

[0221] したがって、フリップフロップ SR—FFの出力信号 Q 'QBがアクティブレベルから非 アクティブレベルに戻った時には、入力端子 IN2に入力される入力信号 CINBはす でにハイレベルとなっているので、レベルシフタ制御回路 CN— 100の出力信号 CN OB100はハイレベルのままになる。これにより、レベルシフタ LS— 100は非動作状 態となるので、レベルシフタ LS— 100の出力信号 LSO100はローレベルのままであ る。このため、フリップフロップ SR—FFの出力信号 Q'QBは非アクティブレベル (出 力信号 Qはローレベル、出力信号 QBはハイレベル)に確実に保持される。

[0222] また、図 35のタイミングチャートに示したレベルシフタ制御回路 CN— 100の出力信 号 CNOB100は、先行プリチャージ用のパルス(プリチャージ信号) PO (P01 -P02

• · · · · POn)として、重なり防止部 3 lcにおける自分の段の遅延回路 Pd (Pdl · Pd2 · ••••Pdn)へと入力される。

[0223] 上記したように、フリップフロップ SR— 100では、出力信号 Qがレベルシフタ制御回 路 CN— 100にフィードバックされており、出力信号 QBがアクティブ(ローレベル)に なるより前に、レベルシフタ制御回路 CN— 100の出力信号 CNOB100がローレべ ルになるようになつている。したがって、このレベルシフタ制御回路 CN— 100の出力 信号 CNOB100をプリチャージ用の信号 POとして用いることにより、サンプリング用 パルスとなる QBに先行してプリチャージを行うことができる。

[0224] このように、図 4に示したフリップフロップ SRに代えて、図 32に示したフリップフロッ プ SR— 100を用いる場合でも、フリップフロップ SRを用いる場合と略同様の動作を 行うことができる。

[0225] なお、フリップフロップ SRのレベルシフタ制御回路 CNは NOR回路(ロジック回路) NR1を用いていたのに対して、フリップフロップ SR— 100のレベルシフタ制御回路 C N ― 100はスィッチ(スィッチ回路) SW CNを用いている。このため、パノレスがスィッチ 回路を通過するときの遅延量の方力当該パルスがロジック回路を通過するときの遅 延量よりも小さい場合には、シフトレジスタを高速動作させることができる。

[0226] なお、 CNOB100の遅延量が大きい場合には、クロック信号 SCKの立ち上がりを 拾えなくなる。その場合には、クロック信号 SCKの立ち上がり(偶数段目では立ち下 がり)のタイミングで次シフトしていくことができなくなって、正常なタイミングでシフト レジスタが動作しなくなる。このため、フリップフロップ SRを用いる力あるいはフリツ プフロップ SR— 100を用いるかは、レベルシフタ制御回路における出力信号の遅延 量に応じて決定することが好ま、。

[0227] また、本実施形態では、表示部 2とデータ信号線ドライバ 31と走査信号線ドライバ 4 とがモノシリックに形成された液晶表示装置 1について説明した力これに限るもので はなぐ各ドライバ 31, 4と表示部 2とが別々の基板に形成されていてもカゝまわない。

[0228] また、本実施形態では、データ信号線ドライバ 31を、液晶表示装置 1に備える場合 について説明したが、これに限るものではなぐ例えば、有機 EL表示装置など、配線 容量を充電する必要のある表示装置であればどのような表示装置に適用してもよい。

[0229] 〔実施形態 2〕

本発明の他の実施形態について説明する。なお、特に断らない限り、実施形態 1で 用いた部材および信号の符号と同一の符号は、同一の機能を有し、同様の変形 (構 成変更)が可能な部材および信号の符号として扱い、その説明を省略する。

[0230] (データ信号線ドライバ 41)

図 20は、本実施形態にカゝかるデータ信号線ドライバ 41の構成を示すブロック図で ある。データ信号線ドライバ 41は、実施形態 1にかかる液晶表示装置 1において、デ ータ信号線ドライバ 31に代えて備えられる。

[0231] この図に示すように、データ信号線ドライバ 41は、レベルシフタ LSと、シフトレジスタ 41aと、サンプリング部 31bと、重なり防止部 31cとを備えている。レベルシフタ LS、サ ンプリング部 31b、重なり防止部 31cは、実施形態 1と同様の構成である。

[0232] (シフトレジスタ 41a)

シフトレジスタ 41aは、複数段のセット'リセット型のフリップフロップ SRFF (SRFFdl • SRFFd2 · SRFFl · SRFF2 · · · · · SRFFn · SRFFd3 · SRFFd4)を備えており、シフ ト方向を SRFFdlから SRFFd4へ向力う順方向と、 SRFFd4から SRFFdlへ向かう 逆方向とに切り替えることができる、双方向シフトレジスタである。

[0233] 各フリップフロップ SRFFは、 CK端子、 CKB端子、セット信号が入力される CINB1 端子 'CINB2端子、リセット信号が入力される RB1端子 'RB2端子、サンプリング用 の信号 QB (QB1 · QB2 · · · · · QBn)を出力する QB端子、プリチャージ用の信号 PO ( P01 -P02 · · · · · POn)を出力する PO端子、シフト方向を制御するための信号 (スキ ヤン切り替え用の信号) SCが入力される SC端子(図示せず)を備えている。なお、ス キャン切り替え用の信号 SCは、液晶表示装置 1の制御回路 5から出力される。

[0234] 奇数段目のフリップフロップ SRFFdl ' SRFFl ' SRFF3 '…では、 CK端子に正転 クロック信号 (クロック信号) SCKが人力され、 CKB端子〖こ反転クロック信号 (クロック 信号) SCKBが入力される。また、偶数段目のフリップフロップ SRFFd2' SRFFd4- …では、 CK端子に反転クロック信号 (クロック信号) SCKBが入力され、 CKB端子に 正転クロック信号 (クロック信号) SCKが入力される。

[0235] また、 1段目のフリップフロップ SRFF1の CINB1端子、および、最終段のフリップフ

ロップ SRFFd4の CINB2端子には、セット信号として、レベルシフタ LSの出力信号 S SPB'が入力される。 2段目以降のフリップフロップ SRFFd2' SRFFdl ·… · SRFFd 3 ' SRFFd4の CINB1端子は、各フリップフロップの前段のフリップフロップにおける QB端子に接続されている。

[0236] 一方、 1段目のフリップフロップ SRFFdl力も最終段の前段のフリップフロップ SRF Fd3までのフリップフロップにおける CINB2端子は、各フリップフロップの次段のフリ ップフロップにおける QB端子に接続されている。

[0237] また、 1段目のフリップフロップ SRFFdlから n+ 2段目のフリップフロップ SRFFnま でのフリップフロップにおける RB1端子には、各フリップフロップの 2段後ろのフリップ フロップカもの出力信号 QB1 'QB2 · · ·· · QBd4が入力される。また、最終段の前段 のフリップフロップ SRFFd3における RB1端子には最終段のフリップフロップ SRFFd 4の出力信号 QBd4が入力され、最終段のフリップフロップ SRFFd4における RB1端 子には、自身の出力信号 QBd4が入力される。

[0238] 一方、 1段目のフリップフロップ SRFFdlにおける RB2端子には、自身の出力信号 QBdlが入力される。また、 2段目のフリップフロップ SRFFd2における RB2端子には 、 1段目のフリップフロップ SRFFdlの出力信号 QBdlが入力される。そして、 3段目 のフリップフロップ SRFF1から最終段のフリップフロップ SRFFd4までの各フリップフ ロップにおける RB2端子には、各フリップフロップの 2段前の出力信号 QB (QBdl ' Q Bd2 · QB1 · · · · · QBn)が入力される。

[0239] また、 3段目力 n+ 2段目までのフリップフロップ SR1 - SR2 · · ·· · SRnにおける PO 端子は、重なり防止部 31cにおける各段に対応する遅延回路 Pd (Pdl 'Pd2 · · ·· · Pd n)に接続されている。

[0240] (フリップフロップ SRFF)

図 21は、各フリップフロップ SRFF (SRFFdl · SRFFd2 · SRFF1 · · · · · SRFFd4) の構成例を示すブロック図である。

[0241] この図に示すように、各フリップフロップ SRFFは、レベルシフト制御回路 CN、レべ ルシフタ LS1、セット'リセット型のフリップフロップ SR— FF、セレクタ一 SELa、セレク ター SELb、インバータ II、インバータ 12を備えている。

[0242] レベルシフト制御回路 CN、レベルシフタ LS1、フリップフロップ SR—FFの構成は、 実施形態 1における各回路と同様の構成である。

[0243] セレクタ一 SELaは入力端子 SI1 · SI2と出力端子 SOを備えて、る。セレクタ一 SE Laの入力端子 SI1はフリップフロップ SRFFの CINB1端子に接続され、入力端子 SI 2はフリップフロップ SRFFの CINB2端子に接続されている。また、セレクタ一 SELa の出力端子 SOはレベルシフタ制御回路 CNの入力端子 IN2に接続されている。また 、セレクタ一 SELaには、スキャン切り替え用の信号 SCが与えられる。

[0244] セレクタ一 SELbはセレクタ一 SELaと同様の構成からなり、入力端子 SI1 ' SI2と出 力端子 SOを備えている。セレクタ一 SELbの入力端子 SI1はフリップフロップ SRFF の RBI端子に接続され、入力端子 SI2はフリップフロップ SRFFの RB2端子に接続さ れている。また、セレクタ一 SELbの出力端子 SOはインバータ 12の入力端子に接続 され、インバータ 12の出力端子はフリップフロップ SR—FFの R端子に接続されている 。また、セレクタ一 SELbには、スキャン切り替え用の信号 SCが与えられる。

[0245] 図 22は、セレクタ一 SELaおよびセレクタ一 SELbの構成例を示すブロック図である 。この図に示すように、セレクタ一 SELa' SELbは、インバータ Sinvと、スィッチ Sswl ゝ Ssw2を備えている。

[0246] スィッチ Sswl ' Ssw2は、入力信号がゲートに直接入力される Nチャネル MOSトラ ンジスタ (TFT)および入力信号が反転された信号がゲートに入力される Pチャネル MOSトランジスタ(TFT)力もなるアナログスィッチである。

[0247] インバータ Sinvは、セレクタ一 SELa' SELbに入力されるスキャン切り替え用の信 号 SCを反転し、スィッチ SW1 ' SW2における Pチャネル MOSトランジスタのゲートの 持つ容量を十分に充放電が可能な能力を持たせながらゲートに入力する。

[0248] 各 MOSトランジスタのゲートは容量性の制御端子であり、各スィッチ Sswl ' Ssw2 は、ゲートの充電電圧に応じて導通と非導通とが切り換わる。

[0249] スィッチ Sswlにおけるチャネル経路の一端には、入力信号 SI1が入力される。スィ ツチ Sswlにおけるチャネル経路の一端には、入力信号 SI2が入力される。スィッチ S swlにおけるチャネル経路の他端とスィッチ Ssw2におけるチャネル経路の他端とは 共に接続され、出力端子 SOとなる。

[0250] このような構成からなるセレクタ一 SELa' SELbでは、スキャン切り替え用の信号 S Cが順方向のスキャンを示すハイレベルの場合、スィッチ Sswlの各トランジスタが導 通し、スィッチ Ssw2の各トランジスタが非導通となるので、出力端子 SOからは、入力 端子 SI1に入力された信号が出力信号 a として出力される。

[0251] また、スキャン切り替え用の信号 SCが逆方向のスキャンを示すローレベルの場合、 スィッチ Sswlの各トランジスタが非導通となり、スィッチ Ssw2の各トランジスタが導通 するので、出力端子 SOからは、入力端子 SI2に入力された信号が出力信号 a'bとし て出力される。

[0252] 次に、シフトレジスタ 41aの動作について説明する。まず、シフト方向が順方向(正 スキャン)の場合について説明する。図 23は、シフト方向が順方向の場合の、各フリ ップフロップ SRFFにおけるタイミングチャートである。

[0253] この場合、スキャン切り替え用の信号 SCは正スキャンを示すハイレベルなので、セ レクター SELaからは CINB1端子に入力された信号 CINB1が出力信号 aとして出力 され、セレクタ一 SELbからは RB1端子に入力された信号 RB1が出力信号 bとして出 力される。

[0254] フリップフロップ SRFFの CINB1端子に入力される信号 CINB1がローレベルにな ると、セレクタ一 SELaの出力信号 aがローレベルとなり、実施形態 1で説明したように 、レベルシフタ制御回路 CNの出力信号はノ、ィレベルとなる。したがって、 PO端子か ら出力されるプリチャージ用の信号 POはハイレベルとなる。

[0255] その後、クロック信号 SCKがハイレベルになると、レベルシフタ LSIの出力信号 LS Oがハイレベルとなり、フリップフロップ SR— FFの出力信号がアクティブレベル(信号 Qがハイレベル、信号 QBがローレベル)となる。ここで、 SR— FFの出力信号 Qは、レ ベルシフタ制御回路 CNの入力端子 IN1に入力されているので、出力信号 Qがハイ レベルになると、レベルシフタ制御回路 CNの出力信号(出力信号 PO)はローレベル となり、レベルシフタ LSIの出力信号 LSOはローレベルとなる。

[0256] その後、フリップフロップ SRFFの RB1端子に入力される信号 RB1、すなわち 2段 後ろのフリップフロップ SRFFの出力信号 QB (ただし、フリップフロップ SRFFd3 · SR FFd4ではフリップフロップ SRFFd4の出力信号 QBd4)がローレベルになると、セレ クタ一 SELbの出力信号 bがローレベルとなり、フリップフロップ SR— FFの出力信号 Q · QBはリセットされて非アクティブレベル (信号 Qがローレベル、信号 QBがハイレべ ル)となる。

[0257] 図 24は、シフト方向が順方向の場合の、データ信号線ドライバ 41のタイミングチヤ ートである。

[0258] この図に示すように、フリップフロップ SRFFdlでは、レベルシフタ LSから出力され た、スタートパルス SSPBに基づく信号 SSPB,がローレベルになると、 PO端子から出 力するプリチャージ用の信号 POdlがハイレベルとなる。その後、クロック信号 SCK がハイレベルになると、サンプリング用の出力信号 QBdlがローレベルとなる。また、 出力信号 Qdlがレベルシフタ制御回路 CNにフィードバックされているので、出力信 号 QBdlがローレベル(出力信号 Qdlがハイレベル)になると、レベルシフタ制御回 路 CNの出力信号 POdlはローレベルとなる。そして、 2段後ろのフリップフロップ SR FF1の出力信号 QB1がローレベルになると、フリップフロップ SRFFdlの出力信号 Q Bdlはハイレベルにリセットされる。

[0259] また、フリップフロップ SRFFdlの出力信号 QBdlは、 2段目のフリップフロップ SRF Fd2に入力されているので、出力信号 QBdlがローレベルになると、 2段目のフリップ フロップ SRFFd2におけるレベルシフタ制御回路 CNの出力信号 POd2はハイレべ ルになる。その後、クロック信号 SCKがローレベル(クロック信号 SCKBがハイレベル )になると、 QB端子からの出力信号 QBd2がハイレベルからローレベルに切り替わる 。そして、これにより、レベルシフタ制御回路 CNの出力信号 POd2はローレベルとな る。その後、 2段後ろのフリップフロップ SRFF2の出力信号 QB2がローレベルになる と、フリップフロップ SRFFd2の出力信号 QBd2はハイレベルにリセットされる。

[0260] また、フリップフロップ SRFFd2の出力信号 QBd2は、 3段目のフリップフロップ SRF F1に入力されているので、出力信号 QBd2がローレベルになると、 3段目のフリップ フロップ SRFF1における PO端子からの出力信号 POlはハイレベルになる。その後 、クロック信号 SCKがローレべルカハイレベルになると、 QB端子からの出力信号 Q B1がハイレベルからローレベルに切り替わる。そして、これにより、 PO端子からの出 力信号 POlはローレベルとなる。ここで、 3段目のフリップフロップ SRFF1の出力信 号 QBlは、 1段目のフリップフロップ SRFFdlの RB端子に入力されているので、 3段 目のフリップフロップ SRFF1の出力信号 QB1がローレベルに切り替わると、 1段目の フリップフロップ SRFFdlの出力信号 QBdlはハイレベルにリセットされる。

[0261] 以降のフリップフロップ SRFFについても、各段のフリップフロップ SRFFの出力信 号 QBが、ローレベルになった後、その 2段後ろのフリップフロップ SRの出力信号 QB 力 Sローレベルになることによってハイレベルにリセットされるまで、同様の動作が行わ れる。なお、フリップフロップ SRFFd3 ' SRFFd4は、フリップフロップ SRFFn— 1 ' SR FFnの出力信号 QBn— 1 'QBnをリセットするタイミングを出力するためのダミー回路 として機能する。

[0262] このように、データ信号線ドライバ 41では、シフト方向が順方向(正スキャン)の場合 、各フリップフロップ SRFFk (kは l〜nの整数)における自分の段の信号を用いて、 その段に対応するデータ信号線および画素容量の予備充電を行う。また、 2段後ろ のフリップフロップ SRFFk + 2の出力信号を用いて、フリップフロップ SR—FFkの出 力信号 Qk'QBkをリセットし、サンプリング期間を終了させる。

[0263] 次に、シフト方向が逆方向(逆スキャン)の場合について説明する。図 25は、シフト 方向が逆方向の場合の、各フリップフロップ SRFFにおけるタイミングチャートである。

[0264] この場合、スキャン切り替え用の信号 SCは逆スキャンを示すローレベルなので、セ レクター SELaからは CINB2端子に入力された信号 CINB2が出力信号 aとして出力 され、セレクタ一 SELbからは RB2端子に入力された信号 RB2が出力信号 bとして出 力される。

[0265] フリップフロップ SRFFの CINB2端子に入力される信号 CINB2がローレベルにな ると、セレクタ一 SELaの出力信号 aがローレベルとなり、実施形態 1で説明したように 、レベルシフタ制御回路 CNの出力信号はノ、ィレベルとなる。したがって、 PO端子か ら出力されるプリチャージ用の信号 POはハイレベルとなる。

[0266] その後、クロック信号 SCKがハイレベルになると、レベルシフタ LSIの出力信号 LS Oがハイレベルとなり、フリップフロップ SR— FFの出力信号がアクティブレベル(信号 Qがハイレベル、信号 QBがローレベル)となる。ここで、 SR— FFの出力信号 Qは、レ ベルシフタ制御回路 CNの入力端子 IN1に入力されているので、出力信号 Qがハイ

レベルになると、レベルシフタ制御回路 CNの出力信号(出力信号 PO)はローレベル となり、レベルシフタ LSIの出力信号 LSOはローレベルとなる。

[0267] その後、フリップフロップ SRFFの RB2端子に入力される信号 RB2、すなわちシフト 方向(逆スキャン方向)に沿って 2段後ろのフリップフロップの出力信号 QB (ただし、 フリップフロップ SRFFd2' SRFFdlではフリップフロップ SRFFdlの出力信号 QBdl )がローレベルになると、セレクタ一 SELbの出力信号 bがローレベルとなり、フリップフ ロップ SR—FFの出力信号 Q · QBはリセットされて非アクティブレベル (信号 Qがロー レベル、信号 QBがハイレベル)となる。

[0268] 図 26は、シフト方向が逆方向の場合の、データ信号線ドライバ 41のタイミングチヤ ートである。

[0269] この図に示すように、フリップフロップ SRFFd4では、レベルシフタ LSから出力され た、スタートパルス SSPBに基づく信号 SSPB,がローレベルになると、 PO端子から出 力するサンプリング用の信号 POd4がハイレベルとなる。その後、クロック信号 SCKが ハイレベルになると、サンプリング用の出力信号 QBd4がローレベルとなる。また、出 力信号 Qd4がレベルシフタ制御回路 CNにフィードバックされているので、出力信号 QBd4がローレベル(出力信号 Qd4がハイレベル)〖こなると、レベルシフタ制御回路 C Nの出力信号 POd4はローレベルとなる。そして、シフト方向に沿って 2段後ろとなる フリップフロップ SRFFnの出力信号 QBnがローレベルになると、フリップフロップ SR FFd4の出力信号 QBd4はハイレベルにリセットされる。

[0270] また、フリップフロップ SRFFd4の出力信号 QBd4は、次段(シフト方向に沿って 2 段目)のフリップフロップ SRFFd3に入力されているので、出力信号 QBd4がローレ ベルになると、フリップフロップ SRFFd3におけるレベルシフタ制御回路 CNの出力信 号 POd3はハイレベルになる。その後、クロック信号 SCKがローレベル(クロック信号 SCKBがハイレベル)になると、 QB端子からの出力信号 QBd3がハイレベルからロー レベルに切り替わる。そして、これにより、レベルシフタ制御回路 CNの出力信号 POd 3はローレベルとなる。その後、次々段 (シフト方向に沿って 2段後ろ)のフリップフロッ プ SRFFn— 1の出力信号 QBn— 1がローレベルになると、フリップフロップ SRFFd3 の出力信号 QBd3はハイレベルにリセットされる。

[0271] また、フリップフロップ SRFFd3の出力信号 QBd3は、次段(シフト方向に沿って 3 段目)のフリップフロップ SRFFnに入力されているので、出力信号 QBd3がローレべ ルになると、フリップフロップ SRFFnにおける PO端子からの出力信号 POnはハイレ ベルになる。その後、クロック信号 SCKがローレベルからハイレベルになると、 QB端 子からの出力信号 QBnがハイレベルからローレベルに切り替わる。そして、これによ り、 PO端子からの出力信号 POnはローレベルとなる。ここで、フリップフロップ SRFF nの出力信号 QBnは、フリップフロップ SRFFd4の RB2端子に入力されているので、 フリップフロップ SRFFnの出力信号 QBnがローレベルに切り替わると、フリップフロッ プ SRFFd4の出力信号 QBd4はハイレベルにリセットされる。

[0272] 以降のシフト方向に沿ったフリップフロップ SRFFについても、各段のフリップフロッ プ SRFFの出力信号 QB力ローレベルになった後、シフト方向に沿ってその 2段後 ろのフリップフロップ SRの出力信号 QBがローレベルになることによってハイレベルに リセットされるまで、同様の動作が行われる。なお、フリップフロップ SRFFd2' SRFFd 1は、フリップフロップ SRFF2 · SRFF1の出力信号 QB2 · QB1をリセットするタイミン グを出力するためのダミー回路として機能する。

[0273] このように、データ信号線ドライバ 41では、シフト方向が逆方向(逆スキャン)の場合 、各フリップフロップ SRFFkにおける自分の段の信号を用いて、その段に対応する データ信号線および画素容量の予備充電を行う。そして、シフト方向(逆スキャン方 向)に沿って 2段後ろのフリップフロップ SRFFk— 2の出力信号を用いて、フリップフ ロップ SR—FFkの出力信号 Qk'QBkをリセットし、サンプリング期間を終了させる。

[0274] したがって、データ信号線ドライバ 41では、シフト方向がいずれの方向であっても、 各フリップフロップ SRFFにおける自分の段の信号を用いて、その段に対応するデー タ信号線および画素容量の予備充電を行うことができる。また、シフト方向に沿って 2 段後ろのフリップフロップ SRFFの出力信号を用いて、フリップフロップ SR— FFの出 力信号 Q 'QBをリセットし、サンプリング期間を終了させることができる。

[0275] 以上のように、データ信号線ドライバ 41では、各フリップフロップ SRFFにおける自 分の段の信号を用いて、その段に対応するデータ信号線および画素容量の予備充 電を行う。したがって、例えば上記した特許文献 3のように、双方向シフトレジスタのシ フト方向に応じてプリチャージ回路駆動信号の出力段を選択するためのプリチャージ 信号切替回路を備える必要がなヽ。

[0276] 特許文献 3の技術では、上記プリチャージ信号切替回路に、 2段前の出力段からの プリチャージ回路駆動信号と、 2段後ろの出力段からのプリチャージ回路駆動信号と が入力される。したがって、プリチャージ信号切替回路の占有面積、および配線の引 き回し面積が増大し、駆動回路の大型化を招いてしまうという問題があった。

[0277] これに対して、本実施形態に力かるデータ信号線ドライバ 41では、このようなプリチ ヤージ信号切替回路、および、 2段前の出力段からのプリチャージ回路駆動信号と 2 段後ろの出力段力のプリチャージ回路駆動信号とを上記プリチャージ信号切替回 路に入力するための配線が不要になる。

[0278] したがって、データ信号線ドライバ 41の構成を簡略ィ匕するとともに、データ信号線ド ライバ 41のサイズおよびその周りを引き回す配線領域のサイズを小型化することがで きる。これにより、パネル外形サイズを縮小するとともに、パネル外形サイズに対する 表示領域のサイズの比率を大きくことができる。

[0279] (変形例)

(フリップフロップ SRFFの変形例)

本実施形態では、シフトレジスタ 41aは、複数段のセット'リセット型のフリップフロッ プ SRFFからなるものとして説明した力これに限るものではない。

[0280] 例えば、上記フリップフロップ SRFF (SRFFdl · SRFFd2 · SRFF1 · · · 'SRFFd4) に代えて、図 27に示すような、シフトレジスタ回路3!^3 (31¾ (11 ' 31¾ (12' 31^ 1 ' 3 RC2 · · · · · SRCd4)を用いてもよ!、。

[0281] この図に示すように、シフトレジスタ回路 SRCは、フリップフロップ SRFFにおけるレ ベルシフタ LSIを、スィッチ回路 ASWに置き換え、 CKB端子を非接続(Non- connec tion)とした構成である。

[0282] スィッチ回路 ASWは、インバータ Iaswと、入力信号がゲートに直接入力される Nチ ャネル MOSトランジスタ (TFT) NTaswと、入力信号が反転された信号がゲートに入 力される Pチャネル MOSトランジスタ(TFT) PTaswとからなる。

[0283] インバータ Iaswは、制御回路 CNの出力信号(出力信号 PO)を反転し、 Pチャネル

MOSトランジスタ PTaswのゲートの持つ容量を十分に充放電が可能な能力を持た せながらゲートに入力する。なお、制御回路 CNの構成は上記したレベルシフタ制御 回路の構成と同様である。

[0284] また、インバータ Iaswの出力は N型の MOSトランジスタ N55のゲートに入力されて いる。トランジスタ N55のソースはロー側の電源 Vssdに接続され、ドレインはインバー タ IIの入力端子に接続されて!ヽる。

[0285] 各 MOSトランジスタのゲートは容量性の制御端子であり、ゲートの充電電圧に応じ て導通と非導通とが切り換わる。各 MOSトランジスタにおけるチャネル経路の一端は 、 CK端子に接続されている。なお、奇数段のシフトレジスタ回路 SRCdl ' SRCl ' S RC3 · · ··における CK端子には正転クロック信号 (クロック信号) SCKが入力され、偶 数段のシフトレジスタ回路 SRCd2 · SRC2 · SRC4 · · ··における CK端子には反転クロ ック信号 (クロック信号) SCKBが入力される。

[0286] また、各 MOSトランジスタにおけるチャネル経路の他端は、インバータ IIの入力端 子に接続されている。これにより、スィッチ回路 ASWの出力信号 ASWがインバータ I 1に入力される。

[0287] 図 28は、シフト方向が順方向(正スキャン)の場合の、各シフトレジスタ回路 SRCに おけるタイミングチャートである。

[0288] この場合、スキャン切り替え用の信号 SCは正スキャンを示すハイレベルなので、セ レクター SELaからは CINB1端子に入力された信号 CINB1が出力信号 aとして出力 され、セレクタ一 SELbからは RB1端子に入力された信号 RB1が出力信号 bとして出 力される。

[0289] シフトレジスタ回路 SRCの CINB1端子に入力される信号 CINB1がローレベルにな ると、セレクタ一 SELaの出力信号 aがローレベルとなり、制御回路 CNの出力信号は ハイレベルとなる。したがって、 PO端子から出力されるプリチャージ用の号 POはハイ レベルとなる。

[0290] また、制御回路 CNの出力信号がハイレベルになると、スィッチ回路 ASWにおける 各 MOSトランジスタ PTaswNTaswは導通する。

[0291] したがって、その後、クロック信号 SCKがハイレベルになると、スィッチ回路 ASWの 出力信号 ASWはハイレベルとなり、フリップフロップ SR—FFの出力信号がァクティ ブレベル(信号 Qがハイレベル、信号 QBがローレベル)となる。ここで、 SR—FFの出 力信号 Qは、レベルシフタ制御回路 CNの入力端子 IN1に入力されているので、出 力信号 Qがハイレベルになると、レベルシフタ制御回路 CNの出力信号はローレベル となり、スィッチ回路 ASWにおける各 MOSトランジスタ PTaswNTaswは非導通と なる。この時、インバータ Iaswはローレベルになっているので、トランジスタ N55はォ ンされ、出力信号 ASWはローレベルにプルダウンされる。

[0292] その後、シフトレジスタ回路 SRCの RB1端子に入力される信号 RB1、すなわち 2段 後ろのシフトレジスタ回路 SRCの出力信号 QB (ただし、フシフトレジスタ回路 SRCd3 •SRCd4ではフリップフロップ SRCd4の出力信号 QBd4)がローレベルになると、セ レクター SELbの出力信号 bがローレベルとなり、シフトレジスタ回路 SRCの出力信号 Q · QBはリセットされて非アクティブレベル (信号 Qがローレベル、信号 QBがハイレべ ル)となる。

[0293] 図 29は、シフト方向が逆方向(逆スキャン)の場合の、各シフトレジスタ回路 SRCに おけるタイミングチャートである。

[0294] この場合、スキャン切り替え用の信号 SCは逆スキャンを示すローレベルなので、セ レクター SELbからは CINB2端子に入力された信号 CINB2が出力信号 aとして出力 され、セレクタ一 SELbからは RB2端子に入力された信号 RB2が出力信号 bとして出 力される。

[0295] シフトレジスタ回路 SRCの CINB2端子に入力される信号 CINB2がローレベルにな ると、セレクタ一 SELaの出力信号 aがローレベルとなり、制御回路 CNの出力信号は ハイレベルとなる。したがって、 PO端子から出力されるプリチャージ用の信号 POは ハイレベルとなる。

[0296] また、制御回路 CNの出力信号がハイレベルになると、スィッチ回路 ASWにおける 各 MOSトランジスタ PTaswNTaswは導通する。

[0297] したがって、その後、クロック信号 SCKがハイレベルになると、スィッチ回路 ASWの 出力信号 ASWはハイレベルとなり、フリップフロップ SR—FFの出力信号がァクティ ブレベル(信号 Qがハイレベル、信号 QBがローレベル)となる。ここで、 SR—FFの出 力信号 Qは、レベルシフタ制御回路 CNの入力端子 INIに入力されているので、出 力信号 Qがハイレベルになると、レベルシフタ制御回路 CNの出力信号はローレベル となり、スィッチ回路 ASWにおける各 MOSトランジスタ PTaswNTaswは非導通と なる。この時、インバータ Iaswはローレベルになっているので、トランジスタ N55はォ ンされ、出力信号 ASWはローレベルにプルダウンされる。

[0298] その後、シフトレジスタ回路 SRCの RB2端子に入力される信号 RB2、すなわちシフ ト方向(逆スキャン方向)に沿って 2段後ろのシフトレジスタ回路の出力信号 QB (ただ し、シフトレジスタ回路 SRCd2' SRCdlではシフトレジスタ回路 SRCdlの出力信号 QBdl)がローレベルになると、セレクタ一 SELbの出力信号 bがローレベルとなり、フ リップフロップ SR—FFの出力信号 Q · QBはリセットされて非アクティブレベル (信号 Qがローレベル、信号 QBがハイレベル)となる。

[0299] したがって、データ信号線ドライバ 41は、図 27に示すようなシフトレジスタ回路 SRC を用いる場合にも、上記したフリップフロップ SRFFを用いる場合と略同様に動作する

[0300] また、上記の説明では、シフトレジスタ回路 SRCを双方向シフトレジスタ 41aに備え る場合について説明した力これに限らず、例えば実施形態 1のシフトレジスタ 31aに 備えてもよい。この場合には、セレクタ一 SELaを省略してレベルシフタ制御回路 CN (この場合、レベルシフタ制御回路でなく制御回路となるが、回路構成は同一である。 )の IN2端子と CINB1端子 (CINB端子)とを接続し、セレクタ一 SELbを省略してィ ンバータ 12の入力端子と RB1端子 (RB端子)とを接続すればよ!、。

[0301] また、表示部 2とデータ信号線ドライバ 41と走査信号線ドライバ 4とは、同一基板上 にモノシリックに形成されていてもよぐあるいは、それぞれ別々の基板上に形成され ていてもよい。

[0302] また、本実施形態では、データ信号線ドライバ 41を、液晶表示装置 1に備える場合 について説明したが、これに限るものではなぐ例えば、有機 EL表示装置など、配線 容量を充電する必要のある表示装置であればどのような表示装置に適用してもよい。

[0303] 以上のように、本発明の表示装置の駆動回路は、表示装置に設けられた複数の信 号供給線のそれぞれに対して第 1スィッチを備え、上記各信号供給線に対する書き

込み信号の書き込みを上記各第 1スィッチの導通により行う書き込み回路と、上記第 1のスィッチを導通させるためのタイミングパルスを生成するノルス生成手段を複数 段備え、上記各信号供給線に対するタイミングパルスを順次出力するシフトレジスタ と、上記信号供給線のそれぞれに対して第 2スィッチを備え、上記各信号供給線へ の予備充電を上記各第 2スィッチの導通により行う予備充電回路とが設けられた表示 装置の駆動回路において、上記各パルス生成手段は、それぞれの前段の上記パル ス生成手段から出力される上記タイミングパルスを入力され、当該タイミングパルスが 上記第 1スィッチを導通させるアクティブレベルになった後、上記各パルス生成手段 自身がアクティブレベルの上記タイミングノルスを出力するまでの期間中に、上記各 パルス生成手段自身が出力するタイミングパルスに基づ!/、て書き込みを行う上記信 号供給線に対応する上記第 2スィッチを導通させて当該信号供給線を予備充電する ための予備充電用パルスを出力することを特徴としている。

[0304] 上記の構成によれば、上記各パルス生成手段は、自身が出力するタイミングパルス に基づいて書き込みを行う上記信号供給線に対応する上記第 2スィッチを導通させ て当該信号供給線を予備充電するための予備充電用パルスを出力する。これにより 、従来必要であった、初段の上記パルス生成手段もしくは初段および 2段目のパルス 生成手段が出力するタイミングパルスに基づいて書き込みを行う上記信号供給線を 予備充電するための予備充電用ノルスを出力するためのダミー回路を設ける必要が なくなる。したがって、予備充電回路を内部に備えた表示装置の駆動回路の面積、 および上記駆動回路の周囲に引き回す配線の面積を小型化することができる。

[0305] また、上記タイミングパルスの各出力ラインには、当該出力ラインに供される上記タ イミングパルスのアクティブレベルのうち、当該タイミングパノレスにて書き込みを行う上 記信号供給線を予備充電するための上記予備充電用パルスが上記第 2スィッチを導 通させる上記予備充電用パルスのアクティブレベルとの重なり部分を除去する、重な り防止手段を備えて!/ヽる構成としてもよ!、。

[0306] 上記の構成によれば、上記タイミングパルスの各出力ラインに設けられた重なり防 止手段力各出力ラインに供される上記タイミングパルスのアクティブレベル期間のう ち、当該タイミングパルスにて書き込みを行う信号供給線を予備充電するための予備 充電用パルスのアクティブレベル期間との重なり部分を除去する。したがって、例え ば、予備充電用ノルスのアクティブレベル期間の後端とタイミングパルスのアクティブ レベル期間の前端とが同期するようなフリップフロップの出力を利用したとしても、予 備充電用パルスのアクティブレベル期間とタイミングパルスのアクティブレベル期間と が重なることはなぐ各信号供給線にそれぞれ設けられた対をなすサンプリング用の 第 1スィッチと予備充電用の第 2スィッチとが、同時に導通することを確実に防止する ことができる。このため、書き込み信号と予備充電電位とが信号供給線上で衝突する t 、つた事態の招来を確実に回避することができる。

[0307] また、上記各パルス生成手段から出力された予備充電用パルスを遅延させて上記 各第 2スィッチおよび上記各重なり防止手段に出力する遅延手段をさらに備え、上記 重なり防止手段は、上記タイミングパルスのアクティブレベルのうち、上記遅延手段の 出力する予備充電用パルスのアクティブレベルとの重なり部分を除去する構成として ちょい。

[0308] 上記の構成によれば、上記重なり防止手段は、上記タイミングパルスのアクティブ期 間のうち、上記遅延手段の出力する予備充電用パルスのアクティブ期間との重なり部 分を除去する。したがって、上記タイミングパルスのアクティブ期間の前端が削られる 量が大きくなるので、上記タイミングパルス同士の重なりを防止することができる。なお 、タイミングノルス同士が重なると、ビデオ信号線に電位の揺れを生じるため、表示の 均一性が低下するなどして画像品位を損なうこととなる力上記のようにタイミングパ ルス同士の重なりを防止することにより、表示の均一性の低下を防止することができる

[0309] また、上記各パルス生成手段は、当該各パルス生成手段よりも所定段数だけ後段 のパルス生成手段の出力する上記タイミングパルスがアクティブレベルになった場合 に、自身の出力する上記タイミングパルスを、上記第 1スィッチを非導通とする非ァク ティブレベルとし、上記遅延手段による上記予備充電用パルスの遅延時間が、上記 各パルス生成手段に対して所定段数だけ後段のパルス生成手段の出力する上記タ イミングパルスがアクティブレベルになった後、上記各パルス生成手段の出力する上 記タイミングパルスが非アクティブレベルになるまでの時間よりも長い構成としてもよ い。

[0310] 上記の構成によれば、上記各パルス生成手段の出力するタイミングパルスのァクテ イブレベルと、当該各パルス生成手段に対して所定段数だけ後段のパルス生成手段 の出力するタイミングパルスのアクティブレベルとの重なり部分を確実に除去すること ができる。したがって、表示の均一性の低下を確実に防止することができる。

[0311] また、上記各パルス生成手段は、上記タイミングパルスを出力するセット'リセット型 のフリップフロップと、上記フリップフロップのセット信号を制御する制御手段とを備え 、上記制御手段は、当該制御手段が備えられるパルス生成手段の前段のパルス生 成手段の出力する上記タイミングパルスがアクティブレベルであって、当該制御手段 が備えられるパルス生成手段の出力するタイミングパルスが非アクティブレベルであ る場合に、クロック信号またはクロック信号を変圧した信号を上記フリップフロップのセ ット信号とし、上記フリップフロップは、当該フリップフロップが備えられるパルス生成 手段よりも所定段数だけ後段のパルス生成手段の出力するタイミングパルスをリセット 信号とする構成としてもよい。

[0312] 上記の構成によれば、上記制御手段は、当該制御手段が備えられるパルス生成手 段の前段の信号線選択手段の出力するタイミングパルスがアクティブレベルであって 、当該制御手段が備えられるパルス生成手段の出力するタイミングパルスが非ァクテ イブレベルである場合に、クロック信号またはクロック信号を変圧した信号を上記フリツ プフロップのセット信号とする。したがって、上記各パルス生成手段の前段のパルス 生成手段に対応する信号供給線が書き込まれている期間であって、上記各パルス生 成手段に対応する信号供給線に書き込みを開始する前の期間に、上記各パルス生 成手段に対応する信号供給線を適切に予備充電することができる。

[0313] また、奇数段目の上記パルス生成手段では、正転クロック信号または反転クロック 信号のいずれか一方の信号を上記クロック信号として用い、偶数段目の上記パルス 生成手段では、上記クロック信号として他方の信号を用いる構成としてもょ、。

[0314] 上記の構成によれば、上記クロック信号の振幅が小さくても、レベルシフトが必要な 場合に、正転クロック信号と反転クロック信号を用いることができるので、安定してレべ ルシフトすることが可能となる。

[0315] また、上記シフトレジスタは、上記複数段のパルス生成手段がタイミングパルスを順 次出力するシフト方向を切り替え可能な双方向シフトレジスタであり、上記各パルス 生成手段は、当該各パルス生成手段に対して上記シフト方向の前段となるパルス生 成手段の出力するタイミングパルスを選択して上記制御手段に入力する第 1セレクタ 一手段と、当該各パルス生成手段に対して所定段数だけ上記シフト方向の後段とな るパルス生成手段の出力するタイミングパルスを選択して上記フリップフロップにリセ ット信号として入力する第 2セレクタ一手段とを備えて、る構成としてもよ!/、。

[0316] 上記の構成によれば、双方向シフトレジスタを備え、上記信号線に順次に書き込む 方向を切り替え可能な表示装置の駆動回路において、例えば特許文献 3の電気光 学装置の駆動回路に備えられるような、予備充電する信号線を選択するためのプリ チャージ信号切替回路を設ける必要がなくなる。したがって、表示装置の駆動回路 のサイズを小さくできる。

[0317] また、上記各タイミングパルスの出力ラインの数と、上記各予備充電用パルスの出 カラインの数と、上記信号供給線の数とが対応しており、上記各第 2スィッチを順次 に導通させるとともに、上記各第 1スィッチの導通期間が当該各第 1スィッチの導通に よって書き込みを行う信号供給線に対応する上記第 2スィッチの導通期間と重ならな V、ように、上記各第 1スィッチを順次に導通させる構成としてもよ!、。

[0318] 上記の構成によれば、従来必要であった、初段の上記パルス生成手段、もしくは、 初段および 2段目のパルス生成手段が出力するタイミングパルスに基づいて書き込 みを行う上記信号供給線を予備充電するための予備充電用パルスを出力するため のダミー回路を設ける必要がなくなる。したがって、予備充電回路を内部に備えた表 示装置の駆動回路の面積、および上記駆動回路の周囲に引き回す配線の面積を小 型ィ匕することができる。

[0319] また、上記各タイミングパルスの出力ラインの数と、上記各予備充電用パルスの出 カラインの数と、上記信号供給線の所定本数を 1単位とするグループ数とが対応して おり、上記各第 2スィッチを上記グループ内で同時かつ上記グループごとに順次に 導通させるとともに、上記第 1スィッチの導通期間が上記第 2スィッチの導通期間と重 ならな!/、ように、上記各第 1スィッチを上記グループ内で同時かつ上記グループごと に順次に導通させる構成としてもょ、。

[0320] 上記の構成によれば、上記各パルス生成手段の出力するタイミングパルスにより信 号供給線を複数本ずつ順次に書き込みを行う、いわゆる多点同時駆動方式の駆動 回路、あるいは相展開方式の駆動回路において、初段の上記パルス生成手段、もし くは、初段および 2段目のパルス生成手段が出力するタイミングパルスに基づいて書 き込みを行う上記信号供給線を予備充電するための予備充電用パルスを出力する ためのダミー回路を設ける必要がなくなる。したがって、表示装置の駆動回路のサイ ズを小さくできる。なお、多点同時駆動方式の駆動回路や相展開方式の駆動回路で は、駆動回路の周りを引き回す配線数が多いので、駆動回路のサイズを小さくするこ とにより、その駆動回路が備えられる表示装置における非表示領域の面積を特に効 果的に削減できる。

[0321] また、本発明の表示装置は、複数の画素と、上記画素に対応して設けられる複数 の信号供給線としてのデータ信号線および複数の信号供給線としての走査信号線と 、書き込み信号としてのビデオ信号を上記データ信号線および上記画素に書き込む データ信号線ドライバと、上記ビデオ信号を書き込む画素を選択するために上記走 查信号線に書き込み信号としての走査信号を書き込む走査信号線ドライバとを備え た表示装置であって、上記したいずれかの表示装置の駆動回路を、上記データ信号 線ドライバとして備えて、ることを特徴として、る。

[0322] 上記の構成によれば、表示装置の駆動回路のサイズを小さくすることができるので 、表示部における額縁面積、すなわち非表示領域の面積を小さくし、表示エリアの広 い表示装置を実現できる。

[0323] 本発明は上述した各実施形態に限定されるものではなぐ請求項に示した範囲で 種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適 宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。す なわち、発明を実施するための最良の形態の項にぉ、てなした具体的な実施態様ま たは実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのよう な具体例にのみ限定して狭義に解釈されるべきものではなぐ本発明の精神と特許 請求の範囲内で、いろいろと変更して実施することができるものである。

産業上の利用の可能性

本発明は、画像表示装置等の表示装置におけるデータ信号線駆動回路等に好適 に用いることができる。