国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2006040959) 積層セラミック電子部品の製造方法とその製造装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2006/040959 国際出願番号: PCT/JP2005/018320
国際公開日: 20.04.2006 国際出願日: 04.10.2005
IPC:
H01G 4/30 (2006.01) ,H01G 4/12 (2006.01) ,H01G 13/00 (2006.01)
H 電気
01
基本的電気素子
G
コンデンサ;電解型のコンデンサ,整流器,検波器,開閉装置,感光装置また感温装置
4
固定コンデンサ;その製造方法
30
積層型コンデンサ
H 電気
01
基本的電気素子
G
コンデンサ;電解型のコンデンサ,整流器,検波器,開閉装置,感光装置また感温装置
4
固定コンデンサ;その製造方法
002
細部
018
誘電体
06
固体誘電体
08
無機誘電体
12
セラミック誘電体
H 電気
01
基本的電気素子
G
コンデンサ;電解型のコンデンサ,整流器,検波器,開閉装置,感光装置また感温装置
13
コンデンサの製造に適合した装置;グループH01G4/00~H01G11/00に分類されないコンデンサの製造に特に適合した方法
出願人:
松下電器産業株式会社 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 〒5718501 大阪府門真市大字門真1006番地 Osaka 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
鎌田 雄樹 KAMADA, Yuuki; null (UsOnly)
及川 悟 OIKAWA, Satoru; null (UsOnly)
坂口 佳也 SAKAGUCHI, Yoshiya; null (UsOnly)
尾籠 剛 OGOMORI, Tsuyoshi; null (UsOnly)
坂口 知也 SAKAGUCHI, Tomoya; null (UsOnly)
発明者:
鎌田 雄樹 KAMADA, Yuuki; null
及川 悟 OIKAWA, Satoru; null
坂口 佳也 SAKAGUCHI, Yoshiya; null
尾籠 剛 OGOMORI, Tsuyoshi; null
坂口 知也 SAKAGUCHI, Tomoya; null
代理人:
岩橋 文雄 IWAHASHI, Fumio; 〒5718501 大阪府門真市大字門真1006番地 松下電器産業株式会社内 Osaka c/o Matsushita Electric Industrial Co., Ltd. 1006, Oaza Kadoma Kadoma-shi, Osaka 571-8501, JP
優先権情報:
2004-29870213.10.2004JP
発明の名称: (EN) PRODUCTION METHOD FOR LAMINATED CERAMIC ELECTRONIC COMPONENTS AND PRODUCTION DEVICE THEREFOR
(FR) PROCÉDÉ DE FABRICATION DE COMPOSANTS ÉLECTRONIQUES CÉRAMIQUES STRATIFIÉS ET DISPOSITIF DE PRODUCTION CORRESPONDANT
(JA) 積層セラミック電子部品の製造方法とその製造装置
要約:
(EN) An inner electrode layer sheet having an inner electrode layer and a plurality of first positioning marks provided on the same surface of a first support is produced. A ceramic layer sheet having a ceramic step difference limiting layer and a plurality of second positioning marks provided on the same surface of a second support is produced. A first reference point of the inner electrode layer sheet is determined from the plurality of first positioning marks. A second reference point of the ceramic layer sheet is determined from the plurality of second positioning marks. With the first reference point positioned at a specified position, the inner electrode layer sheet is laminated on the surface of a ceramic substrate layer so that the inner electrode is positioned on the substrate layer. With the second reference point positioned at a specified position, the ceramic layer sheet is laminated on the substrate layer so that the step difference limiting layer does not overlap the inner electrode layer and is position on the substrate layer around the inner electrode layer. With the ceramic layer positioned on the inner electrode layer and on the step difference limiting layer, a laminated ceramic electronic components are thereby produced. This method can reduced defective laminated ceramic components otherwise caused by positional deviation between the inner electrode layer and the step difference limiting layer.
(FR) L’invention concerne une feuille de couche d’électrode interne ayant une couche d’électrode interne et une pluralité de premiers repères de positionnement placés sur la même surface d’un premier support. Elle porte également sur une feuille de couche céramique ayant une couche céramique limitant la différence de phase et une pluralité de seconds repères de positionnement sur la même surface d’un second support. Un premier point de référence de la feuille de couche d’électrode interne est déterminé à partir de la pluralité de premiers repères de positionnement. Un second point de référence de la feuille de couche céramique est déterminé à partir de la pluralité de seconds repères de positionnement. Avec le premier point de référence occupant une position spécifiée, la feuille de couche d’électrode interne est stratifiée à la surface d’une couche de substrat céramique pour que l’électrode interne soit positionnée sur la couche de substrat. Avec le second point de référence occupant une position spécifiée, la feuille de couche céramique est stratifiée sur la couche de substrat pour que la couche limitant la différence de phase ne chevauche pas la couche d’électrode interne et soit positionnée sur la couche de substrat autour de la couche d’électrode interne. Avec la couche céramique positionnée sur la couche d’électrode interne et sur la couche limitant la différence de phase, on peut obtenir des composants électroniques céramiques stratifiés. Ce procédé peut réduire le nombre de composants céramiques stratifiés défectueux dus à un écart de position entre la couche d’électrode interne et la couche limitant la différence de phase.
(JA)  第1の支持体の同一表面上に設けられた内部電極層と複数の第1の位置決めマークとを有する内部電極層シートを作製する。第2の支持体の同一表面上に設けられたセラミックよりなる段差抑制層と複数の第2の位置決めパターンとを有するセラミック層シートを作製する。複数の第1の位置決めマークから内部電極層シートの第1の基準点を決定する。複数の第2の位置決めマークからセラミック層シートの第2の基準点を決定する。第1の基準点を所定の位置に位置させながら、内部電極がセラミックよりなる基材層上に位置するように内部電極層シートを基材層の表面上に積層する。第2の基準点を所定の位置に位置させながら、段差抑制層が内部電極層に重ならずかつ内部電極層の周囲で基材層上に位置するようにセラミック層シートを基材層上に積層する。内部電極層上と段差抑制層上にセラミック層が位置し、これにより積層セラミック電子部品が製造される。この方法により、内部電極層と段差抑制層との位置ずれに起因した積層セラミック部品の不良を低減できる。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
CN101019196