16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2006038351) 結晶質半導体膜およびその製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2006/038351 国際出願番号: PCT/JP2005/011372
国際公開日: 13.04.2006 国際出願日: 21.06.2005
IPC:
H01L 21/20 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町22番22号 Osaka 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522, JP (AllExceptUS)
木村 知洋 KIMURA, Tomohiro [JP/JP]; JP (UsOnly)
安松 拓人 YASUMATSU, Takuto [JP/JP]; JP (UsOnly)
発明者:
木村 知洋 KIMURA, Tomohiro; JP
安松 拓人 YASUMATSU, Takuto; JP
代理人:
奥田 誠司 OKUDA, Seiji; 〒5410041 大阪府大阪市中央区北浜一丁目8番16号 大阪証券取引所ビル10階 奥田国際特許事務所 Osaka OKUDA & ASSOCIATES, 10th Floor, Osaka Securities Exchange Bldg., 8-16, Kitahama 1-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP
優先権情報:
2004-28883030.09.2004JP
発明の名称: (EN) CRYSTALLINE SEMICONDUCTOR FILM AND METHOD FOR MANUFACTURING THE SAME
(FR) COUCHE CRISTALLINE SEMICONDUCTRICE ET SON PROCEDE DE FABRICATION
(JA) 結晶質半導体膜およびその製造方法
要約:
(EN) An island-shaped crystalline semiconductor film is provided with an upper plane (1) and an inclined side plane (2), and the upper plane (1) and the inclined side plane (2) are connected by a curved plane (3). Both an average grain diameter of a crystal grain of a main body part (11) having the upper plane (1) and an average grain diameter of a crystal grain of an edge part (12) having the inclined side plane (2) exceed 0.2μm.
(FR) L’invention concerne une couche cristalline semiconductrice en forme d’îlot, comportant un plan supérieur (1) et un plan latéral incliné (2), le plan supérieur (1) et le plan latéral incliné (2) étant réunis par un plan incurvé (3). Un diamètre moyen d’un grain de cristal d’une partie de corps principal (11) comportant le plan supérieur (1) et un diamètre moyen d’un grain de cristal d’une partie de bord (12) comportant le plan latéral incliné (2) sont supérieurs à 0,2 µm.
(JA)  本発明の島状結晶質半導体膜は、上面1と傾斜した側面2とを有しており、上面1と傾斜した側面2との間は、曲面3で連結されているとともに、上面1を有する本体部11における結晶粒の平均粒径、および傾斜した側面2を有する端部12における結晶粒の平均粒径は、いずれも0.2μmを超えている。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
JPWO2006038351US20090140255