国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2006038249) 半導体装置及びその制御方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2006/038249 国際出願番号: PCT/JP2004/014326
国際公開日: 13.04.2006 国際出願日: 30.09.2004
IPC:
G11C 16/06 (2006.01)
G 物理学
11
情報記憶
C
静的記憶
16
消去可能でプログラム可能なリードオンリメモリ
02
電気的にプログラム可能なもの
06
周辺回路,例.メモリへの書込み用
出願人:
スパンション  エルエルシー SPANSION LLC [US/US]; 940883453カリフォルニア州サニーベイル ワン エイエムディ  プレイス  ピー・オー・ボックス  3453 California One AMD Place, P.O.Box 3453, Sunnyvale, California 940883453, US (AllExceptUS)
Spansion Japan株式会社 SPANSION JAPAN LIMITED [JP/JP]; 〒9650845 福島県会津若松市門田町工業団地6番 Fukushima 6, Kogyodanchi, Monden-machi, Aizuwakamatsu-shi, Fukushima 9650845, JP (AllExceptUS)
北崎和宏 KITAZAKI, Kazuhiro [JP/JP]; JP (UsOnly)
発明者:
北崎和宏 KITAZAKI, Kazuhiro; JP
代理人:
片山修平 KATAYAMA, Shuhei; 〒1040031 東京都中央区京橋1−6−1三井住友海上テプコビル Tokyo Mitsui Sumitomo Marine Tepco Building 6-1, Kyobashi 1-chome, Chuo-ku, Tokyo 1040031, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR CONTROLLING THE SAME
(FR) DISPOSITIF SEMICONDUCTEUR ET PROCEDE DE COMMANDE ASSOCIE
(JA) 半導体装置及びその制御方法
要約:
(EN) A semiconductor storage device wherein the read ground is provided independently of the verification write ground, whereby even if a read operation is executed at the same time as a verification operation, the source potential of a memory cell can be equalized to the potential during execution of only one of the read and verification operations, with the result that a read operation can be realized which is of a high rate and stable because of an increased margin irrespectively of whether it is a dual operation or not.
(FR) L'invention concerne un dispositif à mémoire semiconducteur dans lequel la terre de lecture est indépendante de la terre d'écriture de vérification. Ainsi, même si une opération de lecture est exécutée en même temps qu'une opération de vérification, le potentiel source d'une cellule de mémoire peut être mis à égalité avec le potentiel pendant l'exécution de l'opération de lecture ou de l'opération de vérification. Il en résulte qu'une opération de lecture à haut débit et stable peut être réalisée grâce à une marge accrue, indépendamment du fait qu'il s'agisse d'une opération duale ou non.
(JA)  本発明の半導体記憶装置では、リード用グランドとベリファイ用のライト用グランドとを独立に設けることとしたので、リードとベリファイ動作が同時実行されてもメモリセルのソース電位をリードまたはベリファイのどちらか一方のみが実行中のときの電位と等しくすることが可能となり、デュアルオペレーション動作か否かに関わらず高速かつマージンの増大による安定したリード動作が実現される。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20060109711JP4642030