処理中

しばらくお待ちください...

設定

設定

1. WO2006035877 - 半導体装置

注意: このテキストは、OCR 処理によってテキスト化されたものです。法的な用途には PDF 版をご利用ください。
半導体装置

技術分野

[0001] 本発明はトレンチゲートを有する半導体装置に関し、特に縦型ゲート電極を有する 半導体装置に関するものである。

背景技術

[0002] 近年、エレクトロニクス機器における低消費電力化、高機能化及び高速ィ匕に伴って 、それに付随する半導体装置も低消費電力化、高速ィ匕が要求されてきている。一般 的にエレクトロニクス機器のロードスィッチ及び DC - DCコンバータに用、られて!、る 半導体装置も、それらに対応するためにトランジスタのオン抵抗の小さなものが要求 されている。

[0003] トランジスタのオン抵抗を小さくするためには、デバイスを微細化して単位面積あた りに配置するトランジスタの密度を大きくすることが、一つの方法としてあげられる。そ の例としては、基板内にトレンチを形成し、その内部にゲート絶縁膜とゲート電極とを 備えた縦型ゲート半導体装置を形成する方法が挙げられる。縦型ゲート半導体装置 では、トレンチをストライプ状に配置して、トレンチの幅を微細化するとともに、隣接す るトレンチ間のピッチを小さくすることでトランジスタ密度を大きくすることができる。

[0004] 縦型ゲート半導体装置では、ゲート電極をトレンチの外に引き出し、アルミ配線等と の電気的コンタクトを取るために、ゲート引き出し部(ゲート引き上げ部)が設けられて いる。図 12は、従来における縦型ゲート半導体装置の構造を示す平面図である。図 12に示すように、従来の縦型ゲート半導体装置では、半導体基板 100に複数のトレ ンチ 101が設けられ、トレンチ 101のそれぞれに、ゲート電極部 102とゲート引き出し 部 103とが設けられている。

[0005] このような縦型ゲート半導体装置では、通常、熱酸ィ匕によってトレンチの内壁にゲ ート絶縁膜を形成する。この熱酸ィ匕工程により、転位または欠陥がトレンチの不連続 部分、特にトレンチ終端部のゲート引き出し部で顕著に発生する。このような不具合 を解決するために、複数のゲート電極を、穏やかに変化する曲率を有するゲート引き 出し部によって結合させる方法が提案されて、る(特許文献 1参照)。

[0006] 以下にその方法について説明する。図 13 (a)、(b)は、従来における縦型ゲート半 導体装置の構造を示す平面図および断面図である。図 13 (a)に示すように、従来に おける縦型ゲート半導体装置では、トレンチ 111の終端部 112がゲート引き出し部 1 13に設けられている。終端部 112は二股状に分岐し、それぞれの分岐部が、隣接す るトレンチ 111の終端部 112と連結している。この終端部 112の断面では、図 13 (b) に示すように、 n半導体基板 121の上に、 n—ェピタキシャル層 122および p型ベース 拡散層 123が形成されて、る。トレンチ 111の終端部の表面にはゲート絶縁膜 124 およびポリシリコン膜 125が形成されている。

[0007] 以上のような構造とすることにより、トレンチに不連続な部分が無くなるため、熱酸ィ匕 工程において酸ィ匕起因の応力を低減させることが可能となる。

特許文献 1:特許第 3367857号公報

発明の開示

発明が解決しょうとする課題

[0008] し力しながら、図 12に開示される従来の技術では、上述したような応力の不具合だ けでなく、リーク電流が増大すると、つた不具合が生じて、た。

[0009] そこで、本発明は、ゲート引き出し部の形状を変形することにより、リーク電流を抑 制することができる縦型ゲート構造の半導体装置およびその製造方法を提供すること を目的とする。

課題を解決するための手段

[0010] 本発明における第 1の半導体装置は、半導体基板に形成された複数のトレンチ内 にゲート絶縁膜およびゲート電極を有する半導体装置であって、前記トレンチの終端 部のうちの少なくとも一部の幅力前記トレンチのうち前記終端部を除く部分の幅より も広い。

[0011] 本発明における第 1の半導体装置では、トレンチの終端部のうちの少なくとも一部 の幅を他の部分の幅よりも広くすることにより、トレンチをエッチングにより形成する際 に、エツチャントがトレンチの終端部に集中することを抑制することができる。したがつ て、トレンチの終端部においてエッチングが早く進行するのを抑制することができるた め、トレンチの終端部の深さが他の部分よりも深くなつて微細なトレンチ(以下では、こ れをサブトレンチと記載する)が形成されるのを防止することができる。従来では、サ ブトレンチが形成されたトレンチの表面を熱酸ィ匕することにより、トレンチの終端部に おいて熱酸ィ匕が進行しに《なりゲート絶縁膜が薄膜ィ匕するといつた不具合が生じて いたが、本発明における第 1の半導体装置では、そのような不具合を回避することが できる。これにより、リーク電流の発生を抑制することができる。

[0012] 本発明における第 1の半導体装置において、前記トレンチは、前記ゲート電極が配 置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し 部とを備え、前記終端部は、前記ゲート引き出し部における終端部であってもよい。

[0013] 本発明における第 1の半導体装置において、前記ゲート電極部において、前記トレ ンチはストライプの形状で配置して、てもよ、。

[0014] 本発明における第 1の半導体装置において、前記トレンチのうち互いに隣接する 2 つでは、前記終端部が、前記ストライプの延びる方向において異なる位置に配置して いてもよい。これにより、トレンチのピッチが小さい場合であっても、終端部が重なるこ とを回避することがでさる。

[0015] 本発明における第 1の半導体装置において、前記トレンチのうちの 1つと、その両隣 に位置する 2つのトレンチとでは、前記終端部が前記ストライプの延びる方向におい て異なる位置に配置し、前記両隣に位置する 2つのトレンチでは、前記終端部が、前 記ストライプの延びる方向にぉ、て同じ位置に配置して、てもよ、。

[0016] 本発明における第 1の半導体装置において、前記半導体基板には、ドレイン領域と 、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソ ース領域とが形成され、前記トレンチは、前記ソース領域および前記ボディ領域を貫 通して前記ドレイン領域のうちの途中の深さまで形成されて、てもよ、。

[0017] 本発明における第 1の半導体装置において、深さ方向に電流が流れる縦型ゲート 絶縁型半導体装置であってもよヽ。

[0018] 本発明における第 2の半導体装置は、半導体基板に形成された複数のトレンチ内 にゲート絶縁膜およびゲート電極を有する半導体装置であって、前記トレンチの終端 部がハ-カム形状である。

[0019] 本発明における第 2の半導体装置では、トレンチの終端部をノヽ-カム形状とするこ とにより、トレンチをエッチングにより形成する際に、エツチャントがトレンチの終端部 に集中することを抑制することができる。したがって、トレンチの終端部においてエツ チングが早く進行するのを抑制することができるため、トレンチの終端部の深さが他の 部分よりも深くなつて微細なトレンチ(以下では、これをサブトレンチと記載する)が形 成されるのを防止することができる。従来では、サブトレンチが形成されたトレンチの 表面を熱酸化することにより、トレンチの終端部において熱酸ィ匕が進行しにくくなりゲ ート絶縁膜が薄膜ィ匕するといつた不具合が生じていたが、本発明における第 2の半 導体装置では、そのような不具合を回避することができる。これにより、リーク電流の 発生を抑制することができる。

[0020] さらに、本発明における第 2の半導体装置では、トレンチの表面を熱酸化する工程 において酸ィ匕起因の応力が発生するのを抑制することができる。これにより、トレンチ 自体に発生する応力の量が低減されるため、トレンチの上方に堆積される層間絶縁 膜がトレンチ内部のゲート電極に及ぼす応力の量も低減することができる。これにより 、半導体基板内部に転位および欠陥が発生するのを抑制することができ、半導体装 置の歩留まりを向上させることができると共に、信頼性を向上させることができる。

[0021] 本発明における第 2の半導体装置において、前記トレンチは、前記ゲート電極が配 置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し 部とを備え、前記終端部は、前記ゲート引き出し部における終端部であってもよい。

[0022] 本発明における第 2の半導体装置において、前記ゲート電極部において、前記トレ ンチはストライプの形状で配置して、てもよ、。

[0023] 本発明における第 2の半導体装置において、前記終端部では、前記ストライプの延 びる方向にぉ、て、 2つ以上の六角形が配置して!/、てもよ!/、。

[0024] 本発明における第 2の半導体装置において、前記半導体基板には、ドレイン領域と 、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソ ース領域とが形成され、前記トレンチは、前記ソース領域および前記ボディ領域を貫 通して前記ドレイン領域のうちの途中の深さまで形成されて、てもよ、。

発明の効果

[0025] 本発明の半導体装置によると、トレンチ終端部におけるサブトレンチの発生を抑え ることがでさる。

図面の簡単な説明

[0026] [図 1]図 l (a)、(b)は、従来の縦型ゲート構造の半導体装置におけるゲート引き出し 部を拡大して示す図である。

[図 2]図 2は、本発明の第 1の実施形態に係る半導体装置の構造を示す平面図であ る。

[図 3]図 3は、図 2に示すゲート引き出し部の A— A線に沿った断面図及びトランジス タ領域の B— B線に沿った断面図である。

[図 4]図 4は、図 2に示す C— C線に沿った断面を示す図である。

[図 5]図 5 (a)〜 (c)は、本発明の第 1の実施形態に係る半導体装置の製造工程を示 す断面図である。

[図 6]図 6 (a)〜 (c)は、本発明の第 1の実施形態に係る半導体装置の製造工程を示 す断面図である。

[図 7]図 7 (a)〜 (c)は、本発明の第 1の実施形態に係る半導体装置の製造工程を示 す断面図である。

[図 8]図 8 (a)、 (b)は、本発明の第 1の実施形態に係る半導体装置の製造工程を示 す断面図である。

[図 9]図 9 (a)、(b)は、本発明の第 1の実施形態に係る半導体装置の製造工程を示 す断面図である。

[図 10]図 10は、本発明の第 2の実施形態における半導体装置の構造を示す平面図 である。

[図 11]図 11は、本発明の第 3の実施形態における半導体装置の構造を示す平面図 である。

[図 12]図 12は、従来における縦型ゲート半導体装置の構造を示す平面図である。

[図 13]図 13 (a)、(b)は、従来における縦型ゲート半導体装置の構造を示す平面図 および断面図である。

符号の説明

[0027] 1 トレンチ

2 サブトレンチ

11 半導体基板

12 トレンチ

13 終端部

21 ェピ層ドレイン領域

22 ボディ領域

23 ソース領域

24 ゲート絶縁膜

25 ゲート電極

25a ポリシリコン膜

26 シリコン酸ィ匕膜

27 バリアメタル

28 アルミニウム膜

30 シリコン酸ィ匕膜

31 レジス卜

32 シリコン酸ィ匕膜

33 レジス卜

34 レジス卜

発明を実施するための最良の形態

[0028] (考察)

「発明が解決しょうとする課題」の欄で述べたように、従来の縦型ゲート構造を有す る半導体装置ではリーク電流が発生するという不具合が生じていた。本願発明者は その不具合の原因を見、だした。以下にその原因にっ、て説明する。

[0029] 図 1 (a)、 (b)は、従来の縦型ゲート構造の半導体装置におけるゲート引き出し部を 拡大して示す図である。

[0030] 図 1 (a)、(b)に示すように、微細化に伴ってトレンチ 1の幅が細くなると、トレンチ 1を 形成する工程において、トレンチ 1の終端部にエツチャントが過剰に供給されることが

わかった。これは、トレンチ 1の終端部には、トレンチの側壁に衝突したエツチャントが 他の部分よりも多く供給されることが原因と考えられる。エツチャントが過剰に供給さ れると、その部分ではエッチングが早く進行するため、トレンチ 1の終端部には、他の 部分よりも深さの深い微細なサブトレンチ 2が形成されてしまう。

[0031] このような状態のトレンチの表面を熱酸ィ匕してゲート絶縁膜を形成すると、サブトレ ンチ 2が形成された部分では熱酸ィ匕が進行しに《なり、その近傍においてゲート絶 縁膜が薄膜ィ匕してしまう。これは、ゲートリークが増大してしまう原因となると考えられ る。

[0032] 以上の考察から、本願発明では、トレンチ 1の終端部の形状を変形することにした。

[0033] (第 1の実施形態)

以下、本発明の第 1の実施形態に係る半導体装置の製造方法について、図面を参 照しながら説明する。

[0034] 図 2は、本発明の第 1の実施形態に係るトレンチの構造を示す平面図である。図 2 に示すように、本実施形態では、シリコン力なる半導体基板 11の表面に複数のトレ ンチ 12が形成されている。トレンチ 12は、ゲート電極部 R Bと、ゲート電極部 R Bと接続 されるゲート引き出し部 R Aとに亘つて形成されている。ゲート引き出し部 R Aにおけるト レンチ 12の終端部 13は他の部分よりも幅が広くなつている。トレンチ 12は、ゲート引 き出し部 R Aにおいて交互に 2種類の長さで設けられていることにより、トレンチ 12の終 端部 13は互い違いに配置している。これにより、トレンチ 12のピッチが小さい半導体 装置においても、終端部 13は両隣に位置する終端部 13と重なることなく形成するこ とが可能となる。ゲート引き出し部 R Aは配線部 RCと隣接しており、配線部 R Cにおいて

、ゲート電極 (図 3等に示す)は外部と電気的に接続される。

[0035] 図 3は、図 2に示すゲート引き出し部の A— A線に沿った断面図及びトランジスタ領 域の B— B線に沿った断面図である。

[0036] 図 3に示すように、本実施形態の半導体装置におけるトランジスタ領域 R Bでは、半 導体基板 11内に、第 1導電型のェピ層ドレイン領域 21、第 2導電型のボディ領域 22 およびソース領域 23が下力も順に形成されて、る。半導体基板 11には複数のトレン チ 12が形成され、トレンチ 12は、ソース領域 23およびボディ領域 22を貫通してェピ 層ドレイン領域 21の途中の深さまで到達している。そして、トレンチ 12の上端部は丸 みを帯びている。トレンチ 12の表面にはゲート絶縁膜 24が形成され、トレンチ 12内 は、ゲート絶縁膜 24を介してゲート電極 25が埋め込まれている。トレンチ 12のうちゲ ート電極 25の上に位置する部分にはシリコン酸ィ匕膜 26が形成され、シリコン酸ィ匕膜 26の上面はバリアメタル 27によって覆われている。ノリアメタル 27は、トレンチ 12内 のシリコン酸化膜 26の上からトレンチ 12の側壁上に延びて、トレンチ 12の外におけ るソース領域 23の上まで覆っている。ノリアメタル 27の上はアルミニウム膜 28により 覆われている。

[0037] 一方、図 3に示すように、本実施形態の半導体装置におけるゲート引き出し部 R Aで は、半導体基板 11の上部に、第 1導電型のェピ層ドレイン領域 21および第 2導電型 のボディ領域 22が下力も順に形成されている。ゲート引き出し部 R Aにおいても複数 のトレンチ 12が配置しており、トレンチ 12は、ボディ領域 22を貫通してェピ層ドレイン 領域 21の途中の深さまで到達して、る。トレンチ 12の表面はゲート絶縁膜 24によつ て覆われ、トレンチ 12の内部は、ゲート絶縁膜 24を介してポリシリコン膜 25aによって 覆われている。ポリシリコン膜 25aは、トレンチ 12の外部におけるボディ領域 22の上 まで延びている。そして、ポリシリコン膜 25aの上はシリコン酸ィ匕膜 26により覆われて いる。シリコン酸化膜 26の上はバリアメタル 27により覆われ、ノリアメタル 27の上はァ ルミ-ゥム膜 28により覆われている。

[0038] 図 4は、図 2に示す C— C線に沿った断面を示す図である。なお、図 4では、図を分 力りやすいものとするために、部材の一部の図示を省略している。図 4に示すように、 本実施形態の半導体装置では、ゲート電極部 R Bと、ゲート引き出し部 R Aと、セル周 辺の配線部 R Cとが順に配置している。ゲート引き出し部 R Aにおいてトレンチ 12の上 方 (絶縁膜 36の上)に引き出されたポリシリコン膜 25aは、セル周辺の配線部 R Cにお いて、アルミニウム配線 28aに接触している。このアルミニウム配線 28aにより、ゲート 電極 25aは外部と電気的に接続される。なお、図 4に示すように、トレンチ 12の上部 におけるシリコン酸ィ匕膜 26は、ボディコンタクト領域 35およびその上に配置するソー ス領域 23によって区切られている。

[0039] 図 5 (a)〜図 9 (b)は、本発明の第 1の実施形態に係る半導体装置の製造工程を示 す断面図である。本実施形態に係る半導体装置の製造工程では、まず、図 5 (a)に 示す工程で、第 1導電型の半導体基板 11の上に第 1導電型のェピ層ドレイン領域 2 1を形成し、その上層に反対極性の第 2導電型のボディ領域 22をイオン注入で形成 した後、熱酸化を行うことにより、ボディ領域 22の表面に 50nm〜500nmのシリコン 酸化膜 30を形成する。

[0040] 次に、図 5 (b)に示す工程で、シリコン酸ィ匕膜 30の上に、トレンチを形成する領域を 開口するレジスト 31を形成して、シリコン酸ィ匕膜 30に対してエッチングを行う。

[0041] 次に、図 5 (c)に示す工程で、ノターユングされたシリコン酸ィ匕膜 30をマスクとしてド ライエッチングを行うことにより、半導体基板 11に第 2導電型のボディ領域 22を貫通 して第 1導電型のェピ層ドレイン領域 21に到達する深さ 0. 8 /ζ πι〜3. O /z mのトレン チ 12およびその終端部 13を形成する。このトレンチ 12は、図 2に示すように、ゲート 引き出し領域 R A力もトランジスタ領域 R Bに亘る領域に形成し、トレンチ 12のうちゲート 引き出し領域 R A〖こ位置する部分の終端部 13は、他の部分よりも広い幅で形成する。

[0042] 次に、図 6 (a)に示す工程で、トレンチ 12の上部、底部及び側壁のダメージを緩和 させるために熱酸化を行い、 20nm〜100nmのシリコン酸化膜 32を形成する。

[0043] 次に、図 6 (b)に示す工程で、ー且形成したシリコン酸化膜 30およびシリコン酸ィ匕 膜 32をウエットエッチで除去する。このとき、シリコン酸ィ匕膜 30の一部はボディ領域 2 2の上に残存する。

[0044] 次に、図 6 (c)に示す工程で、熱酸ィ匕を行うことにより、トレンチ 12およびその終端 部 13の表面に、厚さ 8nm〜100nmのゲート絶縁膜 24を形成する。

[0045] 次に、図 7 (a)に示す工程で、トレンチ 12およびその終端部 13を埋め、トレンチ 12 の外部におけるボディ領域 22の上を覆う、厚さ 200nm〜800nmのポリシリコン膜 25 aを形成する。

[0046] 次に、図 7 (b)に示す工程で、ポリシリコン膜 25aの上に、トランジスタ領域 R Bを開口 しゲート引き出し部 R Aを覆うレジスト 33を形成し、レジスト 33をエッチングマスクとして エッチングを行う。このエッチングは、トランジスタ領域 R Bにおいて、トレンチ 12の外部 に位置するポリシリコン膜 25aが完全に除去され、トレンチ 12の内部に位置するポリ シリコン膜 25aがソース領域 23の上面よりも 200nm〜800nm下側に後退するまで

行う。これにより、トランジスタ領域 R Bに、トレンチ 12の下部を埋めるゲート電極 25を 形成する。このとき、ゲート引き出し部 R Aおよびセル周辺の配線部 R C (図 4に示す)で は、ポリシリコン膜 25aがレジスト 33で覆われているため、そのまま残存する。

[0047] 次に、図 7 (c)に示す工程で、ゲート引き出し部 R Aおよびトランジスタ領域 R Bを覆う、 厚さ 400nm〜800nmのシリコン酸化膜 26を形成する。

[0048] 次に、図 8 (a)に示す工程で、ゲート引き出し部 R Aおよびセル周辺の配線部 R C (図

4に示す)をレジスト 34で覆い、トランジスタ領域 R Bを開口した状態でエッチバックを 行う。これにより、トランジスタ領域 R Bにおけるシリコン酸ィ匕膜 26をボディ領域 22の表 面と同じ高さまで除去すると共にシリコン酸ィ匕膜 26の表面を平坦ィ匕する。これにより、 トランジスタ領域 R Bにおけるトレンチ 12の内部では、ゲート電極 25の上がシリコン酸 化膜 26で充填させる。一方、ゲート引き出し部 R Aにおいてシリコン酸ィ匕膜 26は残存 して、層間絶縁膜となる。

[0049] 次に、図 8 (b)に示す工程で、基板上力も第 1導電型の不純物を注入する。これに より、トランジスタ領域 R Bにおいては、ボディ領域 22の上部にソース領域 23が形成さ れる。一方、ゲート引き出し領域 R Aにおいては、シリコン酸ィ匕膜 26に不純物が注入さ れることとなる。

[0050] 次に、図 9 (a)に示す工程で、トランジスタ領域 R Bにお、て全面ドライエッチングを 行うことにより、トレンチ 12内に充填されたシリコン酸化膜 26を表面から 100nm〜30 Onmの深さまで除去する。このとき、シリコンよりもシリコン酸ィ匕膜に対する選択比が 高い条件でドライエッチングを行うことにより、ソース領域 23のうちトレンチ 12の上端 を構成する部分のエッジを丸めることができる。

[0051] 次に、図 9 (b)に示す工程で、ゲート引き出し部 R Aおよびトランジスタ領域 R Bのそれ ぞれに、配線材料となるノリアメタル 27およびアルミニウム膜 28を堆積した後パター ユングを行う。以上の工程により本実施形態の半導体装置を形成することができる。

[0052] なお、上述の説明では、ゲート引き出し部 R Aにおいて、トレンチ 12の終端部を互い 違いに配置することにより、トレンチ 12同士のピッチを小さくすることが可能となる。し 力しながら、トレンチ 12の終端部の配置はそれに限定されず、不規則に配置してい てもよいし、また、横一列に揃って配置していてもよい。

[0053] なお、図 2では、トレンチ 12の終端部 13が矩形の平面形状を有する場合 (ノ、ンマー ヘッド型)について図示している。し力しながら、本実施形態では、トレンチ 12の終端 部 13の幅が他の部分よりも広ければよいので、終端部 13が例えば円形、四角形また は四角形以外の多角形の平面形状を有していてもよい。また、終端部 13の幅は必 ずしも一定でなくてもよぐ終端部 13のうちの一部の幅が終端部 13以外の領域よりも 広ぐ終端部 13のうちの他部の幅が終端部 13以外の領域よりも狭くてもよい。

[0054] 本実施形態の半導体装置では、トレンチ 12の終端部 13の幅を他の部分よりも広く することにより、トレンチ 12をエッチングにより形成する際に、エツチャントがトレンチ 1 2の終端部 13に集中することを抑制することができる。したがって、トレンチ 12の終端 部 13にお、てエッチングが早く進行するのを抑制することができるため、トレンチ 12 の終端部 13の深さが他の部分よりも深くなつてサブトレンチが形成されるのを防止す ることができる。従来では、サブトレンチが形成されたトレンチの表面を熱酸ィ匕するこ とにより、トレンチの終端部において熱酸ィ匕が進行しにくくなりゲート絶縁膜が薄膜ィ匕 するといつた不具合が生じていた力本発明における第 1の半導体装置では、そのよ うな不具合を回避することができる。これにより、リーク電流の発生を抑制することがで きる。

[0055] また、本実施形態の半導体装置では、トレンチ 12の終端部 13は互い違いに配置し ている。これにより、トレンチ 12のピッチが小さい半導体装置においても、終端部 13 は両隣に位置する終端部 13と重なることなく形成することが可能となる。

[0056] (第 2の実施形態)

図 10は、本発明の第 2の実施形態における半導体装置の構造を示す平面図であ る。図 9に示すように、本実施形態の半導体装置では、ゲート引き出し部 R Aにおいて

、トレンチ 12の終端部がハ-カム形状に形成されている。より詳細に説明すると、トラ ンジスタ領域 R B力もゲート引き出し領域 R Aに延びる 2本のトレンチ 12が、ゲート引き 出し部 R Aにおける 1つの六角形のトレンチ 12と接続されている。ゲート引き出し部 R A において、隣り合う六角形のトレンチ 12はその一辺を隣の六角形のトレンチ 12と共有 しており、これにより、複数の六角形が連続して配置するハ-カム形状となっている。 なお、図 10には、六角形が横一列に並ぶハ-カム形状を図示しているが、この六角

形が縦にも複数行並んでいてもよい。なお、「トレンチ 12がハ-カム形状に配置して いる」とは、六角形の平面形状を有するトレンチ力六角形のうちの少なくとも一辺を 他の六角形と共有して配置して、ることを、う。

[0057] なお、本実施形態における半導体装置の製造方法は、トレンチ 12の終端部をハニ カム形状で形成する点以外は第 1の実施形態で述べた方法と同様であるので、その 説明は省略する。

[0058] 本実施形態の半導体装置では、トレンチ 12の終端部 13をハニカム形状とすること により、トレンチ 12をエッチングにより形成する際に、エツチャントがトレンチ 12の終端 部 13に集中することを抑制することができる。したがって、トレンチ 12の終端部 13に おいてエッチングが早く進行するのを抑制することができるため、トレンチ 12の終端 部 13の深さが他の部分よりも深くなつてサブトレンチが形成されるのを防止することが できる。従来では、サブトレンチが形成されたトレンチの表面を熱酸ィ匕することにより、 トレンチの終端部において熱酸ィ匕が進行しに《なりゲート絶縁膜が薄膜ィ匕するとい つた不具合が生じていたが、本発明における第 2の半導体装置では、そのような不具 合を回避することができる。これにより、リーク電流の発生を抑制することができる。

[0059] さらに、本実施形態の半導体装置では、トレンチ 12の表面を熱酸ィ匕する工程にお いて酸ィ匕起因の応力が発生するのを抑制することができる。これにより、トレンチ 12 自体に発生する応力の量が低減されるため、トレンチ 12の上方に堆積される層間絶 縁膜がトレンチ 12の内部のゲート電極に及ぼす応力の量も低減することができる。こ れにより、半導体基板 11内部のシリコンに転位および欠陥が発生するのを抑制する ことができ、半導体装置の歩留まりを向上させることができると共に、信頼性を向上さ せることができる。

[0060] (第 3の実施形態)

図 11は、本発明の第 3の実施形態における半導体装置の構造を示す平面図であ る。図 11に示すように、本実施形態の半導体装置は、第 2の実施形態におけるトレン チ終端部の六角形が配置する方向を 30° 回転させて横置きにしたものである。その 他の構造は第 2の実施形態と同様であるので、その詳細な説明は省略する。また、本 実施形態の構造により得られる効果も第 2の実施形態と同様であるため、その説明を

省略する。

産業上の利用可能性

本発明の半導体装置は、小信号及び電力等の用途に使用される高耐圧なトレンチ MISゲート構造を有する MISFET、 IGBTなどの半導体装置として利用することがで きる。