国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2006035787) 半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2006/035787 国際出願番号: PCT/JP2005/017779
国際公開日: 06.04.2006 国際出願日: 27.09.2005
IPC:
H01L 21/822 (2006.01) ,H01L 27/04 (2006.01) ,H01L 21/82 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
出願人:
株式会社 東芝 KABUSHIKI KAISHA TOSHIBA [JP/JP]; 〒1058001 東京都港区芝浦一丁目1番1号 Tokyo 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001, JP (AllExceptUS)
村越 有 MURAKOSHI, Tamotsu [JP/JP]; null (UsOnly)
発明者:
村越 有 MURAKOSHI, Tamotsu; null
代理人:
鈴江 武彦 SUZUYE, Takehiko; 〒1050001 東京都港区虎ノ門1丁目12番9号 鈴榮特許綜合事務所内 Tokyo c/o SUZUYE & SUZUYE 1-12-9, Toranomon, Minato-ku Tokyo 1050001, JP
優先権情報:
2004-28275928.09.2004JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF A SEMICONDUCTEUR
(JA) 半導体装置
要約:
(EN) A semiconductor device is provided with a first power supply line (21) extending in a first direction along one side of a semiconductor chip (11); a first pad row (25) arranged in the first direction adjacent to the first power supply line; a second power supply line (22) extending in the first direction along the first pad row to sandwich the first pad row with the first power supply line; a first buffer circuit (32-2) arranged between the pads in the first pad row to operate by a voltage between the first and the second power supply lines; a second pad row (26) arranged in the first direction adjacent to the second power supply line; a third power supply line (23) extending along the second pad row to sandwich the second pad row with the second power supply line; and a second buffer circuit (31-1) arranged between the pads in the second pad row to operate by a voltage between the second and the third power supply lines.
(FR) L’invention concerne un dispositif à semiconducteur doté d’une première ligne d’alimentation (21) se prolongeant dans une première direction le long d’un côté d’une puce de semiconducteur (11) ; une première rangée de pastilles (25) disposée dans la première direction en position adjacente à la première ligne d’alimentation ; une deuxième ligne d’alimentation (22) se prolongeant dans la première direction le long de la première rangée de pastilles pour prendre la première rangée de pastilles en sandwich avec la première ligne d’alimentation ; un premier circuit tampon (32-2) disposé entre les pastilles dans la première rangée de pastilles pour fonctionner par une tension entre les première et deuxième lignes d’alimentation ; une deuxième rangée de pastilles (26) disposée dans la première direction en position adjacente à la deuxième ligne d’alimentation ; une troisième ligne d’alimentation (23) se prolongeant le long de la deuxième rangée de pastilles pour prendre la deuxième rangée de pastilles en sandwich avec la deuxième ligne d’alimentation ; et un deuxième circuit tampon (31-1) disposé entre les pastilles dans la deuxième rangée de pastilles pour fonctionner par une tension entre les deuxième et troisième lignes d’alimentation.
(JA) 半導体装置は、半導体チップ(11)の一辺に沿って第1方向に延設された第1電源線(21)と、前記第1電源線に隣接し前記第1方向に配列された第1パッド列(25)と、前記第1パッド列に沿って前記第1電源線との間に前記第1パッド列を挟むように前記第1方向に延設された第2電源線(22)と、前記第1パッド列におけるパッド間に配置され前記第1、第2電源線間の電圧で動作する第1バッファ回路(32-2)と、前記第2電源線に隣接して前記第1方向に配列された第2パッド列(26)と、前記第2パッド列に沿って前記第2電源線との間に前記第2パッド列を挟むように延設された第3電源線(23)と、前記第2パッド列におけるパッド間に配置され前記第2、第3電源線間の電圧で動作する第2バッファ回路(31-1)とを具備する。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20060289897