WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |

World Intellectual Property Organization
1. (WO2006030662) 半導体装置およびその製造方法

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/030662    国際出願番号:    PCT/JP2005/016267
国際公開日: 23.03.2006 国際出願日: 05.09.2005
H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01)
出願人: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
KUROISHI, Tomoaki; (米国のみ).
YAGI, Yoshihiko; (米国のみ)
発明者: KUROISHI, Tomoaki; .
YAGI, Yoshihiko;
代理人: MORIMOTO, Yoshihiro; All Nippon Airways(Nishi-Hommachi)Bldg., 4th Floor 10-10, Nishi-Hommachi 1-chome Nishi-ku, Osaka-shi Osaka 5500005 (JP)
2004-266186 14.09.2004 JP
2004-353465 07.12.2004 JP
(JA) 半導体装置およびその製造方法
要約: front page image
(EN)In a semiconductor device, on one plane of a printed wiring board (1), two layers of semiconductor chips (5, 11) are stacked in a status wherein a plurality of electrodes (7, 8, 13, 14) of the semiconductor chips are brought into contact with each other, the electrodes (7, 8, 13, 14) of either of the semiconductor chips (5, 11) are electrically connected with wiring (2) of the printed wiring board (1) through a conductive wire (9). At least one of the plurality of pairs of electrodes brought into contact with each other, namely, at least one of the pairs of electrodes (7, 13) and electrodes (8, 14) are formed as dummy electrodes wherein one of the electrodes (8, 13) is not electrically connected with internal circuits (6, 12) of the semiconductor chips (5, 11). By the dummy electrodes (8, 13), while ensuring the fixed structure of the two layers of the semiconductor chips (5, 11), the internal circuits (6, 12) of each of the semiconductor chips (5, 11) can be independently separated from the internal circuits (12, 6) of the opposing semiconductor chips (11, 5) and can be electrically connected with the printed wiring board (1).
(FR)L’invention concerne un dispositif à semi-conducteur. Dans ledit dispositif, sur un plan de plaquette imprimée de montage (1), deux couches de puces à semi-conducteur (5, 11) sont empilées de manière à ce qu’une pluralité d’électrodes (7, 8, 13, 14) des puces à semi-conducteur soient mises en contact les unes avec les autres, les électrodes (7, 8, 13, 14) de chacune des puces à semi-conducteur (5, 11) étant connectées électriquement avec le câblage (2) de la plaque imprimée de câblage (1) par un fil conducteur (9). Au moins l’une de la pluralité de paires d’électrodes mises en contact les unes avec les autres, en l’occurrence au moins l’une de la pluralité de paires d’électrodes (7, 13) et d’électrodes (8, 14), est une électrode factice, l’une des électrodes (8, 13) n’étant pas connectée électriquement aux circuits internes (6, 12) des puces à semi-conducteur (5, 11). Grâce aux électrodes factices (8, 13), tout en assurant la structure fixe des deux couches des puces à semi-conducteur (5, 11), les circuits internes (6, 12) de chacune des puces à semi-conducteur (5, 11) peuvent être indépendamment séparés des circuits internes (12, 6) des puces à semi-conducteur (11, 5) opposées et peuvent être raccordés électriquement à la plaquette imprimée de montage (1).
(JA) 半導体装置において、プリント配線基板1の一方の面に2層の半導体チップ5,11が、互いの複数の電極7,8,13,14どうしが接触する状態で積層され、いずれかの半導体チップ5,11の電極7,8,13,14が導電性ワイヤ9を介してプリント配線基板1の配線2に電気的に接続され、互いに接触した複数組の電極、つまり複数組の電極7,13、および電極8,14の内の少なくとも一部は、一方の電極8,13が、半導体チップ5,11の内部回路6,12に電気的に接続しないダミー電極として形成される。ダミー電極8,13によって、2層の半導体チップ5,11の固定構造は確保しながら、各半導体チップ5,11の内部回路6,12をそれぞれ独立して、対向する半導体チップ11,5の内部回路12,6から分離して、プリント配線基板1に電気的に接続することが可能となる。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)