WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006030576) コードNCOおよびGPS受信機
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/030576    国際出願番号:    PCT/JP2005/012331
国際公開日: 23.03.2006 国際出願日: 04.07.2005
IPC:
H04B 1/707 (2006.01), G01S 5/14 (2006.01)
出願人: FURUNO ELECTRIC CO., LTD. [JP/JP]; 9-52, Ashihara-Cho Nishinomiya-City Hyogo 6628580 (JP) (米国を除く全ての指定国).
WANG, Dun [CN/JP]; (JP) (米国のみ).
OKADA, Tsutomu [JP/JP]; (JP) (米国のみ)
発明者: WANG, Dun; (JP).
OKADA, Tsutomu; (JP)
優先権情報:
2004-269583 16.09.2004 JP
発明の名称: (EN) CODE NCO AND GPS RECEIVER
(FR) NCO DE CODE ET RÉCEPTEUR GPS
(JA) コードNCOおよびGPS受信機
要約: front page image
(EN)A code NCO for properly outputting a predetermined code enable signal depending on the frequency of a clock signal by easy control with an optimum circuit scale. A multiplexer (1) receives relatively prime integers N, M and outputs either of them to an adder (2) according to the output signal of a comparator (6). The adder (2) adds the integer latched in a register (5) to the integer outputted from the multiplexer (1) and outputs the sum to the register (5) through a multiplexer (4). The register (5) latches the inputted integer with the frequency fs of a sampling clock signal SCLK and outputs the integer to a comparator (6). According to the threshold determined by the integers N, M and the numbers of bits L of the adder (2) and the register (5), the comparator (6) outputs a signal which goes to a high level only when the integer outputted from the register (5) meets the threshold condition. The code NCO outputs the signal as a code enable signal of frequency f0.
(FR)NCO de code pour sortir correctement un signal d’activation d’un code prédéterminé en fonction de la fréquence d’un signal d’horloge par une commande facile avec une échelle de circuit optimale. Un multiplexeur (1) reçoit des entiers premiers N, M en relation et sort l’un de ceux-ci à un additionneur (2) selon le signal de sortie d’un comparateur (6). L’additionneur (2) additionne l’entier verrouillé dans un registre (5) à l’entier sorti par le multiplexeur (1) et sort la somme à un registre (5) au travers du multiplexeur (4). Le registre (5) verrouille l’entier reçu à la fréquence fs d’un signal d’horloge d’échantillonnage SCLK et sort l’entier à un comparateur (6). En fonction du seuil déterminé par les entiers N, M et le nombre de bits L de l’additionneur (2) et du registre (5), le comparateur (6) sort un signal qui passe à l’état haut uniquement lorsque l’entier sorti par le registre (5) répond à la condition du seuil. Le NCO de code sort le signal en tant que signal d’activation de code de fréquence f0.
(JA)クロック信号の周波数に応じて最適な回路規模で容易な制御を行って正確に所定のコードイネーブル信号を出力するコードNCOを提供する。 マルチプレクサ1には互いに素となる整数N,Mが入力されており、コンパレータ6の出力信号に応じていずれか一方を加算器2に出力する。加算器2はレジスタ5にラッチされている整数とマルチプレクサ1で出力される整数とを加算して、マルチプレクサ4を介してレジスタ5に出力し、レジスタ5はこの入力された整数をサンプリングクロック信号SCLKの周波数fでラッチしてコンパレータ6に出力する。コンパレータ6は、整数N,Mおよび加算器2やレジスタ5のビット数Lにより設定される閾値に従い、レジスタ5の出力整数がこの閾値条件を満たすときにのみHi状態となる信号を出力する。そして、コードNCOはこの信号を周波数fのコードイネーブル信号として出力する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)