WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006025084) 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/025084    国際出願番号:    PCT/JP2004/012476
国際公開日: 09.03.2006 国際出願日: 30.08.2004
予備審査請求日:    28.06.2006    
IPC:
H01L 25/04 (2006.01), H01L 25/00 (2006.01)
出願人: SPANSION LLC [US/US]; One AMD Place P.O. Box 3453 Sunnyvale, CA 94088-3453 (US) (米国を除く全ての指定国).
SPANSION JAPAN LIMITED [JP/JP]; 6, Kogyodanchi, Monden-machi Aizuwakamatsu-shi, Fukushima 9650845 (JP) (米国を除く全ての指定国).
ONODERA, Masanori [JP/JP]; (JP) (米国のみ).
MEGURO, Kouichi [JP/JP]; (JP) (米国のみ).
KASAI, Junichi [JP/JP]; (JP) (米国のみ).
SHINMA, Yasuhiro [JP/JP]; (JP) (米国のみ).
TAYA, Koji [JP/JP]; (JP) (米国のみ).
TANAKA, Junji [JP/JP]; (JP) (米国のみ)
発明者: ONODERA, Masanori; (JP).
MEGURO, Kouichi; (JP).
KASAI, Junichi; (JP).
SHINMA, Yasuhiro; (JP).
TAYA, Koji; (JP).
TANAKA, Junji; (JP)
代理人: KATAYAMA, Shuhei; Mitsui Sumitomo Marine Tepco Building 6-1, Kyobashi 1-chome Chuo-ku, Tokyo 1040031 (JP)
優先権情報:
発明の名称: (EN) CARRIER ARRANGEMENT FOR STACKED SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING SAME, AND PROCESS FOR PRODUCING STACKED SEMICONDUCTOR DEVICE
(FR) AGENCEMENT DE SUPPORTS POUR DISPOSITIF A SEMICONDUCTEUR EMPILE, SON PROCEDE DE FABRICATION ET PROCEDE DE FABRICATION D’UN DISPOSITIF A SEMICONDUCTEUR EMPILE
(JA) 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法
要約: front page image
(EN)A carrier arrangement (1) for producing a stacked semiconductor device comprising a lower stage carrier (3) having an opening (31) for mounting a first semiconductor package (10) and being formed by laying a plurality of thin plates in layers, and an upper stage carrier (2) having an opening (21) for arranging a second semiconductor package (11) on the first semiconductor package (10). Since the lower stage carrier (3) is formed by laying a plurality of thin plates in layers, plate thickness is made uniform and warp can be reduced because each thin plate distributes the stress. Consequently, the production yield of a stacked semiconductor can be enhanced. Furthermore, an opening pattern for the openings (31) of the thin plates constituting the lower stage carrier (3) is formed by etching or electric discharge machining, and occurrence of warp and burr can be reduced.
(FR)L’invention concerne un agencement de supports (1) pour fabriquer un dispositif à semiconducteur empilé, comprenant un support à platine inférieur (3) comportant une ouverture (31) permettant de monter un premier boîtier à semiconducteur (10) et formé par superposition en couches d’une pluralité de plaques minces, et un support à platine supérieur (2) comportant une ouverture (21) permettant d’agencer un deuxième boîtier à semiconducteur (11) sur le premier boîtier à semiconducteur (10). Le fait que le support à platine inférieur (3) est formé par superposition en couches d’une pluralité de plaques minces en couches permet de rendre l’épaisseur des plaques uniforme et de réduire le gondolage puisque chaque plaque mince assure une répartition des contraintes. Il est ainsi possible d’améliorer le rendement de fabrication d’un semiconducteur empilé. Un motif d’ouvertures pour les ouvertures (31) des plaques minces constituant le support à platine inférieur (3) est par ailleurs formé par attaque chimique ou par usinage à décharge électrique, ce qui permet de réduire l’apparition d’un gondolage et de bavures.
(JA) 第1の半導体パッケージ10を載置するための開口部31を有し、複数の薄板を積層して構成される下段キャリア3と、第2の半導体パッケージ11を第1の半導体パッケージ10上に配置させるための開口部21を有する上段キャリア2とを含む積層型半導体装置製造用キャリア構成1である。下段キャリア3を複数の薄板を積層させて構成することで、板厚が均一になるだけでなく、各薄板が応力を分散させることによって反りを低減させることができる。その結果、積層型半導体の製造歩留まりの向上を図ることができる。また、下段キャリア3を構成する薄板の開口部31となる開口パターンは、エッチング若しくは放電加工により形成される。反りやバリが発生するのを低減できる。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)