WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006019011) ノイズ抑制回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/019011    国際出願番号:    PCT/JP2005/014565
国際公開日: 23.02.2006 国際出願日: 09.08.2005
IPC:
H03H 7/09 (2006.01), H04B 3/56 (2006.01)
出願人: TDK CORPORATION [JP/JP]; 1-13-1, Nihonbashi, Chuo-ku, Tokyo 1038272 (JP) (米国を除く全ての指定国).
SAITOH, Yoshihiro [JP/JP]; (JP) (米国のみ).
ISHIBASHI, Mitsuru [JP/JP]; (JP) (米国のみ)
発明者: SAITOH, Yoshihiro; (JP).
ISHIBASHI, Mitsuru; (JP)
代理人: MITAZAKI, Taiji; 2F, Oodai Building 9-5, Shinjuku 1-chome Shinjuku-ku, Tokyo 1600022 (JP)
優先権情報:
2004-240301 20.08.2004 JP
発明の名称: (EN) NOISE SUPPRESSING CIRCUIT
(FR) CIRCUIT DE SUPPRESSION DE BRUIT
(JA) ノイズ抑制回路
要約: front page image
(EN)A noise suppressing circuit capable of suppressing noise in a wide frequency range even if any impedance variation occurs on an input or output side. The noise suppressing circuit includes first and second inductors (L1,L2) that are inserted in series with a first conductive line (3), and also includes a series circuit (15) comprising a third inductor (L3) and a first capacitor (C1) that are connected in series with each other, the third-inductor side of the series circuit (15) being connected to a node between the first and second inductors (L1,L2). The noise suppressing circuit further includes a second capacitor (C2) one end of which is connected to the first conductive line (3) on the side of the first inductor (L1) and the other end of which is connected to a node between the third inductor and first capacitor of the series circuit (15).
(FR)L’invention porte sur un circuit de suppression de bruit capable de supprimer le bruit sur une vaste plage de fréquences même en cas de variation d’impédance côté entrée ou côté sortie. Le circuit de suppression de bruit comporte un premier et un second inducteurs (L1, L2) qui sont introduits en série avec une première ligne conductrice (3), et comprend également un circuit en série (15) comportant un troisième inducteur (L3) et un premier condensateur (C1) qui sont connectés en série l’un avec l’autre, le côté troisième inducteur du circuit en sérié (15) étant connecté à un nœud entre le premier et le second inducteurs (L1, L2). Le circuit de suppression de bruit comporte en outre un second condensateur (C2) dont une extrémité est connectée à la première ligne conductrice (3) sur le côté du premier inducteur (L1) et dont l’autre extrémité est connectée à un nœud entre le troisième inducteur et le premier condensateur du circuit en série (15).
(JA) 入力側または出力側にインピーダンスの変動があったとしても、広い周波数範囲においてノイズを抑制することができるノイズ抑制回路を実現する。ノイズ抑制回路は、第1の導電線(3)に直列的に挿入された第1および第2のインダクタ(L1,L2)と、直列に接続された第3のインダクタ(L3)と第1のキャパシタ(C1)とからなる直列回路(15)とを備え、第3のインダクタ(L3)側が第1および第2のインダクタ(L1,L2)の間に接続されている。ノイズ抑制回路はさらに、一端が第1のインダクタ(L1)側において第1の導電線(3)に接続され、他端が直列回路(15)における第3のインダクタと第1のキャパシタとの間に接続された第2のキャパシタ(C2)を備えている。   
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)