WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006018961) 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/018961    国際出願番号:    PCT/JP2005/013936
国際公開日: 23.02.2006 国際出願日: 29.07.2005
IPC:
H01L 21/66 (2006.01), G01B 7/34 (2006.01)
出願人: Shin-Etsu Handotai Co., Ltd. [JP/JP]; 4-2, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1000005 (JP) (米国を除く全ての指定国).
KATO, Tadahiro [JP/JP]; (JP) (米国のみ)
発明者: KATO, Tadahiro; (JP)
代理人: YOSHIMIYA, Mikio; Uenosansei Bldg. 4F, 6-4, Motoasakusa 2-chome Taito-ku, Tokyo 1110041 (JP)
優先権情報:
2004-237432 17.08.2004 JP
発明の名称: (EN) METHOD OF MEASURING SEMICONDUCTOR WAFER, METHOD OF SUPERVISING PRODUCTION PROCESS THEREFOR AND PROCESS FOR PRODUCING SEMICONDUCTOR WAFER
(FR) PROCEDE DE MESURE D'UNE TRANCHE A SEMI-CONDUCTEURS, PROCEDE DE SURVEILLANCE DU PROCESSUS DE PRODUCTION DE CELLE-CI, ET PROCESSUS DE PRODUCTION D'UNE TRANCHE A SEMI-CONDUCTEURS
(JA) 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
要約: front page image
(EN)A method of measuring semiconductor wafers, characterized in that the nanotopography of semiconductor wafer is measured by the use of capacitance type profile measuring apparatus. Thus, there is provided a measuring method in which with respect to wafers of low surface reflectance having undergone intermediate steps of a semiconductor wafer production process, such as a slicing step, grinding step, etc., the nanotopography thereof can be measured. Still further, there is provided a method of supervising a semiconductor wafer production process, in which on the basis of results of the above measurement, intermediate steps, such as a slicing step, lapping step, grinding step, etching step, etc., are supervised, and provided a process for producing a semiconductor wafer, in which use is made of the above supervising method.
(FR)L'invention concerne un procédé de mesure de tranches à semi-conducteurs, se caractérisant en ce que la nanotopographie de la tranche à semi-conducteurs est mesurée à l'aide d'un appareil de mesure de profil de type capacitif. Ledit procédé de mesure permet de mesurer la nanotopographie de tranches à faible réflectance de surface ayant été soumises à des étapes intermédiaires du processus de production de tranches à semi-conducteurs telles que la coupe en tranche, la rectification, etc.. L'invention concerne également un procédé de surveillance d'un processus de production de tranches à semi-conducteurs dans lequel, en fonction des résultats de ladite mesure, les étapes intermédiaires telles que la coupe en tranche, le rodage, la rectification, la gravure, etc., peuvent être surveillés. L'invention concerne enfin un processus de production d'une tranche à semi-conducteurs dans lequel est utilisé ledit procédé de surveillance.
(JA) 本発明は、半導体ウェーハのナノトポグラフィーを、静電容量方式の形状測定装置を用いて測定することを特徴とする半導体ウェーハの測定方法である。これにより、半導体ウェーハ製造方法の中間工程、例えばスライス工程、または研削工程等を経た表面の反射率が低いウェーハについて、ナノトポグラフィーを測定できる測定方法が提供される。さらにその測定結果に基づいて、スライス工程、ラッピング工程、研削工程、エッチング工程などの中間工程を管理する半導体ウェーハの製造工程の管理方法、およびこの管理方法を用いた半導体ウェーハの製造方法が提供される。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)