WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006018862) 不揮発性半導体メモリ
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/018862    国際出願番号:    PCT/JP2004/011751
国際公開日: 23.02.2006 国際出願日: 16.08.2004
IPC:
G11C 16/08 (2006.01), H01L 27/10 (2006.01)
出願人: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome Nakahara-ku Kawasaki-shi, Kanagawa 2118588 (JP) (米国を除く全ての指定国).
IIOKA, Osamu [JP/JP]; (JP) (米国のみ)
発明者: IIOKA, Osamu; (JP)
代理人: FURUYA, Fumio; Dai2 Meiho Bldg. 9th Floor 19-5, Nishishinjuku 1-chome Shinjuku-ku, Tokyo 1600023 (JP)
優先権情報:
発明の名称: (EN) NONVOLATILE SEMICONDUCTOR MEMORY
(FR) MEMOIRE NON VOLATILE A SEMI-CONDUCTEUR
(JA) 不揮発性半導体メモリ
要約: front page image
(EN)When different word lines are sequentially accessed, a word decoder partially overlaps the activation periods of the word lines in order to execute access operation in parallel. In other words, a nonvolatile semiconductor memory can perform pipeline processing for executing access operation in parallel. Combinations of bit lines and source lines connected to the drain and source of a nonvolatile semiconductor memory cell are all different. Consequently, even when a plurality of word lines are activated in order to execute a plurality of read operations in parallel, a memory cell current can be fed only between the drain and source of a remarked nonvolatile semiconductor memory cell. In a nonvolatile semiconductor memory having the pipeline function for executing a plurality of read operations in parallel, it is possible to execute random access by sequentially accessing arbitrary nonvolatile memory cells.
(FR)Lorsqu’on accède à des lignes de mots différentes séquentiellement, un décodeur de mots recouvre partiellement les périodes d’activation des lignes de mots pour exécuter une opération d’accès en parallèle. En d’autres termes, une mémoire non volatile à semi-conducteur peut effectuer un traitement de pipeline pour exécuter une opération d’accès en parallèle. Des combinaisons de lignes de bits et de lignes de source connectées au drain et à la source d’une cellule de mémoire non volatile à semi-conducteur sont toutes différentes. En conséquence, même lorsqu’une pluralité de lignes de mots est activée pour exécuter une pluralité d’opérations de lecture en parallèle, un courant de cellule de mémoire peut être alimenté seulement entre le drain et la source d’une cellule de mémoire non volatile à semi-conducteur remarquée. Dans une mémoire non volatile à semi-conducteur ayant la fonction de pipeline pour exécuter une pluralité d’opérations de lecture en parallèle, il est possible d’exécuter un accès aléatoire en accédant séquentiellement à des cellules de mémoire non volatile arbitraire.
(JA) ワードデコーダは、異なるワード線が順次アクセスされるときに、アクセス動作を並列に実行するためにワード線の活性化期間の一部を互いに重複させる。すなわち、不揮発性半導体メモリは、アクセス動作を並列に実行するパイプライン処理が可能である。不揮発性メモリセルのドレインおよびソースに接続されるビット線およびソース線の組み合わせは、全て異なっている。このため、複数の読み出し動作を並列に実行するために複数のワード線が活性化される場合にも、着目する不揮発性メモリセルのドレイン・ソース間のみにメモリセル電流を流すことができる。したがって、複数の読み出し動作を並列に実行するパイプライン機能を有する不揮発性半導体メモリにおいて、任意の不揮発性メモリセルを順次アクセスするランダムアクセスを実行できる。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)