WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006016451) 演算パイプライン、演算パイプラインによる処理方法、半導体装置、コンピュータプログラム
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/016451    国際出願番号:    PCT/JP2005/011482
国際公開日: 16.02.2006 国際出願日: 16.06.2005
予備審査請求日:    12.06.2006    
IPC:
G06F 15/80 (2006.01)
出願人: SONY COMPUTER ENTERTAINMENT INC. [JP/JP]; 2-6-21, Minami-Aoyama, Minato-ku, Tokyo 1070062 (JP) (米国を除く全ての指定国).
NAOI, Junichi [JP/JP]; (JP) (米国のみ)
発明者: NAOI, Junichi; (JP)
代理人: SUZUKI, Seigoh; Pacific City Shiba Bldg. 6th Floor, 29-10, Shiba 2-chome, Minato-ku, Tokyo 105-0014 (JP)
優先権情報:
2004-233366 10.08.2004 JP
発明の名称: (EN) ARITHMETIC PIPELINE, PROCESSING METHOD BY ARITHMETIC PIPELINE, SEMICONDUCTOR DEVICE, AND COMPUTER PROGRAM
(FR) CANAUX ARITHMÉTIQUES,MÉTHODE DE TRANSFORMATION PAR CANAUX ARITHMÉTIQUES,CARTE SEMI CONDUCTEUR ET PROGRAMME INFORMATIQUE
(JA) 演算パイプライン、演算パイプラインによる処理方法、半導体装置、コンピュータプログラム
要約: front page image
(EN)An arithmetic pipeline capable of suppressing the power consumption while minimizing the deterioration of performance of the conventional serial arithmetic pipe line. The arithmetic pipeline (1) comprises a SALP (2), in which SALCs (3) capable of varying the performances of components dynamically and re-timing circuits (5) for re-timing or passing through the processed results by the SALCs (3) are alternately cascaded, and a pipeline controller (4) for generating control data to be re-timed or passed through by the re-timing circuits (5), for every re-timing circuits (5). The pipeline controller (4) feeds control data so that a predetermined number of re-timing means may re-time the processed results.
(FR)Un canal arithmétique capable de supprimer la puissance d'énergie tout en réduisant au minimum la détérioration de l'exécution de la ligne arithmétique périodique conventionnelle du canal. Le canal arithmétique (1) comporte un SALP (2), dans lequel SALCs (3) est capable de changer dynamiquement les exécutions des composants et les circuits de re-synchronisation (5) afin de re-synchroniser ou passer les résultats traités par le SALCs (3)alternativement présentés en cascade, et un contrôleur de canaux (4) pour générer un contrôle de données devant être re-synchroniser ou passer par les circuits de re-synchronisation (5), pour chaque circuit de re-synchronisation (5). Le contrôleur de canaux (4)alimente un contrôle de données de sorte qu'un nombre prédéterminé de moyens de re-synchronisation puisse re-synchroniser le résultat traité.
(JA) 従来のシリアル演算パイプラインを、その性能の劣化を最小限にしつつ、消費電力を抑えた演算パイプラインを提供する。 構成素子の性能を動的に変化させることが可能なSALC3、及びSALC3による処理結果をリタイミング又はスルーするためのリタイミング回路5が交互にカスケード接続されて成るSALP2と、リタイミング回路5にリタイミング又はスルーさせるための制御データを、リタイミング回路5毎に生成するパイプラインコントローラ4と、を備える演算パイプライン1を提供する。パイプラインコントローラ4は、所定の個数のリタイミング手段が処理結果のリタイミングを行うように制御データを供給する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)