WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006011320) 複合型電子部品及びその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/011320    国際出願番号:    PCT/JP2005/011358
国際公開日: 02.02.2006 国際出願日: 21.06.2005
IPC:
H05K 1/18 (2006.01), H05K 1/14 (2006.01), H05K 3/28 (2006.01), H01L 25/00 (2006.01)
出願人: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome Nagaokakyo-shi, Kyoto 6178555 (JP) (米国を除く全ての指定国).
NODA, Satoru [JP/JP]; (JP) (米国のみ).
HARADA, Jun [JP/JP]; (JP) (米国のみ)
発明者: NODA, Satoru; (JP).
HARADA, Jun; (JP)
代理人: OHARA, Hajime; Shinko Bldg. 5th Fl. 14-14, Shinyokohama 2-chome Kohoku-ku, Yokohama-shi Kanagawa 2220033 (JP)
優先権情報:
2004-224922 30.07.2004 JP
発明の名称: (EN) COMPOSITE ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
(FR) COMPOSANT ÉLECTRONIQUE COMPOSITE ET MÉTHODE DE FABRICATION DE CELUI-CI
(JA) 複合型電子部品及びその製造方法
要約: front page image
(EN)In the case of a circuit component-embedded module disclosed in patent document 1, since a wiring pattern is formed at least on one major surface of an electrical insulating board where circuit components are embedded, the heights of the circuit components are limited by the height of the electrical insulating board even when circuit components of a plurality of types are embedded in the electrical insulating board, it is difficult to provide a wiring layer inside the electrical insulating board in which circuit components are embedded even if the wiring is a high-density wiring, wiring layers need to be provided on the top and bottom of the electrical insulating board, and thereby it is difficult to decrease the height. A composite electronic component (10) of the present invention comprises a multilayer wiring block (11) composed of a laminate of insulating layers (11A) and having a wiring pattern (11B), and a chip electronic component-embedded multilayer block (12) composed of a laminate of insulating layers (12B) and having a wiring pattern (12C) and a first chip electronic component (12A) embedded in the multilayer block (12). The multilayer wiring block (11) and the chip electronic component-embedded multilayer block (12) are electrically interconnected and disposed on the same surface.
(FR)Dans le cas d’un module à composant de circuit intégré divulgué dans le document 1, étant donné qu’un motif de câblage est réalisé au moins sur une surface principale d’une platine d’isolation électrique où des composants de circuit sont intégrés, la hauteur des composants de circuit est limitée par la hauteur de la platine d’isolation électrique même lorsque des composants de circuit d’une pluralité de types sont intégrés dans la platine d’isolation électrique, il est difficile de créer une couche de câblage à l’intérieur de la platine d’isolation électrique où des composants de circuit sont intégrés même si le câblage est un câblage haute densité, des couches de câblage doivent exister sur et sous la platine d’isolation électrique et il est, par conséquent, difficile de diminuer la hauteur. Un composant électronique composite (10) selon la présente invention comprend un bloc de câblage multicouche (11) composé d’un stratifié de couches isolées (11A) et ayant un motif de câblage (11B), et un bloc multicouche intégré de composants électroniques de puce (12) composé d’un stratifié de couches isolées (12B) et ayant un motif de câblage (12C) et un premier composant électronique de puce (12A) intégré dans le bloc multicouche (12). Le bloc de câblage multicouche (11) et le bloc multicouche intégré de composants électroniques de puce (12) sont électriquement interconnectés et disposés sur la même surface.
(JA) 特許文献1に記載の回路部品内蔵モジュールの場合には、回路部品が埋設された電気絶縁性基板の少なくとも一方の主面に配線パターンを形成しているため、複数種の回路部品を電気絶縁性基板に内蔵させるにしても回路部品の高さが電気絶縁性基板の高さに制限され、しかも高密度配線になっても回路部品が埋設された電気絶縁性基板の内部に配線層を設け難く、その電気絶縁性基板の上下に配線層を設けざるを得ず、低背化が難しい。  本発明の複合型電子部品10は、複数の絶縁層11Aが積層され且つ配線パターン11Bを有する多層配線ブロック11と、複数の絶縁層12Bが積層され且つ配線パターン12Cを有すると共に第1のチップ型電子部品12Aを内蔵するチップ型電子部品内蔵多層ブロック12と、を備え、多層配線ブロック11とチップ型電子部品内蔵多層ブロック12とが互いに電気的に接続されて同一平面上に配置されている。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)