WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006011291) 電子部品の製造方法および親基板および電子部品
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/011291    国際出願番号:    PCT/JP2005/009779
国際公開日: 02.02.2006 国際出願日: 27.05.2005
IPC:
H01F 41/04 (2006.01), H01F 17/00 (2006.01), H01G 4/12 (2006.01)
出願人: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome Nagaokakyo-shi Kyoto 6178555 (JP) (米国を除く全ての指定国).
KUDO, Kazuhide [JP/JP]; (JP) (米国のみ).
MATSUNAGA, Minoru [JP/JP]; (JP) (米国のみ)
発明者: KUDO, Kazuhide; (JP).
MATSUNAGA, Minoru; (JP)
代理人: IGARASHI, Kiyoshi; Room 908, Yokohamahigashiguchi Bldg. 10-13, Takashima 2-chome Nishi-ku, Yokohama-shi Kanagawa 220-0011 (JP)
優先権情報:
2004-216029 23.07.2004 JP
発明の名称: (EN) METHOD FOR MANUFACTURING ELECTRONIC COMPONENT, PARENT BOARD AND ELECTRONIC COMPONENT
(FR) MÉTHODE DE FABRICATION DE COMPOSANT ÉLECTRONIQUE, DE CARTE PARENT ET DE COMPOSANT ÉLECTRONIQUE
(JA) 電子部品の製造方法および親基板および電子部品
要約: front page image
(EN)In the manufacturing process of an electronic component where a plurality of conductor patterns are laid in layers through an insulation layer, a conductor pattern layer having a plurality of conductor patterns (4, 5, 7, 8) formed on the layer surface at intervals and insulation layers (10-13) are laid in layers alternately thus producing a multilayer body where a plurality of electronic components (1) are formed collectively of the conductor patterns (4, 5, 7, 8) laid in layers. The multilayer body is pressed with a force acting along the layer direction and then cut according to cut lines set along the boundary of each electronic component (1) thus separating each electronic component (1). In the cutting/removing region (Z) of a parent board for cutting out a plurality of electronic components (1), a removing dummy pattern (18) having a size containable in that region is formed. A floating dummy pattern (15) not connected electrically with the conductor patterns (4, 5, 7, 8) is formed in the electronic component (1) while spaced apart from the cutting/removing region (Z).
(FR)Pendant le processus de fabrication d’un composant électronique où une pluralité de motifs de conducteurs figurent en couches au travers d’une couche d’isolation, une couche de motifs de conducteurs possédant une pluralité de motifs de conducteur (4, 5, 7, 8) constitués et espacés à la surface de la couche et des couches d’isolant (10 - 13) sont disposées en couches alternées, produisant ainsi un corps multicouche où une pluralité de composants électroniques (1) est formée collectivement des motifs de conducteurs (4, 5, 7, 8) disposés en couches. Le corps multicouche est pressé par une force agissant dans la direction de la couche puis coupé selon des traits de coupe disposés à la limite de chaque composant électronique (1), séparant ainsi chaque composant électronique (1). Un motif fictif d’enlèvement (18) de taille telle qu’il puisse y être contenu est formé dans la zone de coupe/enlèvement (Z) d’une carte parent pour découper une pluralité de composants électroniques (1). Un motif fictif flottant (15), qui n’est pas raccordé électriquement aux motifs de conducteur (4, 5, 7, 8), est formé dans le composant électronique (1) en étant espacé de la zone de coupe/enlèvement (Z).
(JA) 複数の導体パターンが絶縁層を介しながら積層形成されている電子部品の製造工程において、層面に複数の導体パターン4,5,7,8が間隔を介して形成されている導体パターン層と、絶縁層10~13とを交互に積層形成していく。このようにして、導体パターン4,5,7,8の積層により形成される電子部品1が複数集合形成されている積層体を作製する。その後、その積層体を積層方向に沿う力でもって加圧し、然る後に、その積層体を、各電子部品1の境界に沿って設定された切断ラインに従って切断して各電子部品1毎に分離分割する。このように複数の電子部品1を切り出すための親基板の切断除去領域Zには、当該領域内に収まるサイズの除去ダミーパターン18を形成する。電子部品1には、導体パターン4,5,7,8に電気的に接続されていない浮遊ダミーパターン15を切断除去領域Zと間隔を介して形成する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)