WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006011221) 半導体装置および半導体装置にデータを書き込む方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/011221    国際出願番号:    PCT/JP2004/010913
国際公開日: 02.02.2006 国際出願日: 30.07.2004
予備審査請求日:    29.05.2006    
IPC:
G11C 16/26 (2006.01)
出願人: SPANSION LLC [US/US]; One AMD Place, P.O.Box 3453, Sunnyvale,California 940883453 (US) (米国を除く全ての指定国).
SPANSION JAPAN LIMITED [JP/JP]; 6, Kogyodanchi, Monden-machi, Aizuwakamatsu-shi, Fukushima 9650845 (JP) (米国を除く全ての指定国).
KASUTA, Yoshinori [JP/JP]; (JP) (米国のみ)
発明者: KASUTA, Yoshinori; (JP)
代理人: KATAYAMA, Shuhei; Mitsui Sumitomo Marine Tepco Bldg., 6-1, Kyobashi 1-chome, Chuo-ku, Tokyo 104-0031 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR WRITING DATA IN SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ D’INSCRIPTION DE DONNÉES DANS UN DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置にデータを書き込む方法
要約: front page image
(EN)A semiconductor device comprising a memory cell array including memory cells for storing data, a reference circuit for determining a reference level using a reference cell, and a circuit for comparing the data in the memory cell with the reference level. The reference circuit includes a circuit section connected with the reference cell for shifting the reference level. The circuit section comprises a diode connected with the source of the reference cell, and a switch transistor connected in parallel with the diode and controlled to turn on/off. A plurality of threshold voltages can thereby be realized using one transistor for reference cell by shifting the threshold voltage of the reference cell.
(FR)Cette invention a pour objet un dispositif semi-conducteur comprenant une matrice de cellules de mémoire incluant des cellules de mémoire de stockage de données, un circuit de référence permettant de déterminer un niveau de référence utilisant une cellule de référence, et un circuit de comparaison des données de la cellule de mémoire avec le niveau de référence. Ce circuit de référence inclut une section reliée à la cellule de référence pour modifier le niveau de référence. Cette section du circuit comprend une diode reliée à la source de la cellule de référence, et un transistor commutateur relié en parallèle à la diode et contrôlé au démarrage et à l’extinction. Une pluralité de tensions de seuil peut ainsi être obtenue à l’aide d’un seul transistor par cellule de référence, en changeant la tension de seuil de la cellule de référence.
(JA) 半導体装置は、データを記憶するメモリセルを含むメモリセルアレイと、リファレンスセルを用いてリファレンスレベルを決めるリファレンス回路と、前記メモリセルのデータを前記リファレンスレベルと比較する比較回路とを有し、前記リファレンス回路は、前記リファレンスセルに接続され、前記リファレンスレベルをシフトさせる回路部を含む。また前記回路部はリファレンスセルのソースに接続されたダイオードと、このダイオードに並列に接続され、オンオフ制御されるスイッチトランジスタを含む。これにより、リファレンスセルのしきい値電圧をシフトさえることで、一つのリファレンスセル用トランジスタを用いて複数のしき値電圧を実現できる。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)