WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2006011198) 移相回路および多ビット移相器
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2006/011198    国際出願番号:    PCT/JP2004/010666
国際公開日: 02.02.2006 国際出願日: 27.07.2004
IPC:
H03H 7/20 (2006.01), H01P 1/12 (2006.01), H01H 59/00 (2006.01)
出願人: MITSUBISHI DENKI KABUSHIKI KAISHA [JP/JP]; 7-3, Marunouchi 2-chome Chiyoda-ku, Tokyo 1008310 (JP) (米国を除く全ての指定国).
MIYAGUCHI, Kenichi [JP/JP]; (JP) (米国のみ).
HIEDA, Morishige [JP/JP]; (JP) (米国のみ).
NISHINO, Tamotsu [JP/JP]; (JP) (米国のみ).
HANGAI, Masatake [JP/JP]; (JP) (米国のみ).
MIYAZAKI, Moriyasu [JP/JP]; (JP) (米国のみ).
YOSHIDA, Yukihisa [JP/JP]; (JP) (米国のみ).
TAKAGI, Tadashi [JP/JP]; (JP) (米国のみ).
HATAMOTO, Mikio [JP/JP]; (JP) (米国のみ)
発明者: MIYAGUCHI, Kenichi; (JP).
HIEDA, Morishige; (JP).
NISHINO, Tamotsu; (JP).
HANGAI, Masatake; (JP).
MIYAZAKI, Moriyasu; (JP).
YOSHIDA, Yukihisa; (JP).
TAKAGI, Tadashi; (JP).
HATAMOTO, Mikio; (JP)
代理人: TAZAWA, Hiroaki; 7F, Daito Bldg. 7-1, Kasumigaseki 3-chome Chiyoda-ku, Tokyo 1000013 (JP)
優先権情報:
発明の名称: (EN) PHASE SHIFT CIRCUIT AND MULTIBIT PHASE SHIFTER
(FR) CIRCUIT DE DÉCALAGE DE PHASE ET DÉCALEUR DE PHASE MULTIBIT
(JA) 移相回路および多ビット移相器
要約: front page image
(EN)A first parallel circuit, consisting of a first inductor and a first switching element to exhibit a through state when turned on and to exhibit a capacitive state when turned off and performing parallel resonance at a specified frequency when the first switching element is turned off, is connected between the input and output terminals for a high frequency signal, a series circuit of second and third inductors is connected in parallel with that circuit and one end of a capacitor is connected with the joint of the second and third inductors; a second parallel circuit, consisting of a fourth inductor and a second switching element to exhibit a through state when turned on and to exhibit a capacitive state when turned off and performing parallel resonance at a specified frequency when the second switching element is turned off, is connected between the other end of the capacitor and the ground; and switching is made between an operating mode for turning the first switching element on and turning the second switching element off and an operating mode for turning the first switching element off and turning the second switching element on.
(FR)L’invention concerne un premier circuit parallèle, qui consiste en une première inductance et un premier élément de commutation présentant un état passant lorsque mis en l’état activé et présentant un état capacitif lorsque mis en l’état désactivé et assurant une résonance parallèle à une fréquence spécifiée lorsque ce premier élément de commutation est mis en l’état désactivé, et qui est connecté entre les bornes d’entrée et de sortie d’un signal haute fréquence, un circuit série d’une deuxième et d’une troisième inductance qui est connecté en parallèle avec ce circuit, et une extrémité d’un condensateur est connectée à la jonction de la deuxième et de la troisième inductance ; un deuxième circuit parallèle consistant en une quatrième inductance et un deuxième élément de commutation présentant un état passant lorsque mis en l’état activé et présentant un état capacitif lorsque mis en l’état désactivé et assurant une résonance parallèle à une fréquence spécifiée lorsque le deuxième élément de commutation est mis en l’état désactivé, est connecté entre l’autre extrémité du condensateur et la masse ; et une commutation s’effectue entre un mode d’exploitation premier élément de commutation activé et deuxième élément de commutation désactivé et un mode d’exploitation premier élément de commutation désactivé et deuxième élément de commutation activé.
(JA) 高周波信号の入出力端子間に、オン時にスルー状態を呈し、オフ時に容量性を呈する第1のスイッチング素子と第1のインダクタとからなり、当該第1のスイッチング素子のオフ時に所定の周波数で並列共振する第1の並列回路を接続し、この回路と並列に第2と第3のインダクタからなる直列回路を接続し、第2と第3のインダクタの接続点にキャパシタの一端を接続し、キャパシタの他端とグランド間に、オン時にスルー状態を呈し、オフ時に容量性を呈する第2のスイッチング素子と第4のインダクタからなり、当該第2のスイッチング素子のオフ時に所定の周波数で並列共振する第2の並列回路を接続し、第1のスイッチング素子をオン状態に、かつ第2のスイッチング素子をオフ状態に設定する動作モードと、第1のスイッチング素子をオフ状態に、かつ第2のスイッチング素子をオン状態に設定する動作モードを切り替え形成する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)