WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2005091367) 電子回路、半導体装置及び実装基板
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2005/091367 国際出願番号: PCT/JP2004/003767
国際公開日: 29.09.2005 国際出願日: 19.03.2004
予備審査請求日: 19.03.2004
IPC:
G06F 1/18 (2006.01) ,G06F 12/00 (2006.01) ,G06F 13/16 (2006.01) ,H01L 25/10 (2006.01) ,H01L 25/18 (2006.01) ,H05K 1/02 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
1
グループ3/00~13/00および21/00に包含されないデータ処理装置の細部
16
構造上の細部または配置
18
実装または電力の分配
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
12
メモリ・システムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング(情報記憶一般G11)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
13
メモリ,入力/出力装置または中央処理ユニットの間の情報または他の信号の相互接続または転送
14
相互接続または転送のための接続要求
16
メモリバスに対するアクセスのためのもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
10
個別の容器をもつ装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
H 電気
05
他に分類されない電気技術
K
印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
1
印刷回路
02
細部
出願人: SUWA, Motoo[JP/JP]; JP (UsOnly)
MIYAKI, Yoshinori[JP/JP]; JP (UsOnly)
HAYASHI, Toru[JP/JP]; JP (UsOnly)
SANO, Ryoichi[JP/JP]; JP (UsOnly)
MATSUI, Shigezumi[JP/JP]; JP (UsOnly)
NARUSE, Takanobu[JP/JP]; JP (UsOnly)
SATO, Takashi[JP/JP]; JP (UsOnly)
SHIOTA, Hisashi[JP/JP]; JP (UsOnly)
RENESAS TECHNOLOGY CORP.[JP/JP]; 4-1, Marunouchi 2-chome Chiyoda-ku, Tokyo 1006334, JP (AllExceptUS)
発明者: SUWA, Motoo; JP
MIYAKI, Yoshinori; JP
HAYASHI, Toru; JP
SANO, Ryoichi; JP
MATSUI, Shigezumi; JP
NARUSE, Takanobu; JP
SATO, Takashi; JP
SHIOTA, Hisashi; JP
代理人: TAMAMURA, Shizuyo; Room 901, Yamashiro Building 1, Kanda Ogawamachi 1-chome Chiyoda-ku, Tokyo 101-0052, JP
優先権情報:
発明の名称: (EN) ELECTRONIC CIRCUIT, SEMICONDUCTOR DEVICE, AND MOUNTING BOARD
(FR) CIRCUIT ELECTRONIQUE, DISPOSITIF A SEMI-CONDUCTEURS, ET CARTE DE MONTAGE
(JA) 電子回路、半導体装置及び実装基板
要約:
(EN) An electronic circuit has first and second semiconductor devices (4, 3) on a mounting board. The mounting board has mounting board wirings (201 to 204) commonly connected to external terminals for bits of the first and second semiconductor devices in a bit-to-bit correspondence. The lengths of the mounting board wirings from the external terminals of the first semiconductor device to the external terminals of the second semiconductor device differ with bits, and the lengths of assembly wirings (361 to 364) from the external terminals of the second semiconductor device to connection electrodes of a semiconductor chip differ with bits. The different lengths of the mounting board wirings cancel the different lengths of the assembly wirings. Therefore, it is unnecessary that the lengths from the external terminals of the semiconductor devices to the connection electrodes of the semiconductor chip are the same.
(FR) La présente invention a trait à un circuit électronique comportant des premier et deuxième dispositifs à semi-conducteurs (4, 3) sur une carte de montage. La carte de montage comporte des câblages de carte (201 à 204) en connexion commune avec des bornes extérieures pour des bits des premier et deuxième dispositifs à semi-conducteurs dans une correspondance de bit à bit. Les longueurs des câblages de la carte de montage depuis les bornes extérieures du premier dispositif à semi-conducteurs jusqu'aux bornes extérieures du deuxième dispositif à semi-conducteurs diffèrent selon les bits, et les longueurs de l'ensemble de câblages (361 à 364) depuis les bornes extérieures du deuxième dispositif à semi-conducteurs jusqu'aux électrodes de connexion d'une puce semi-conductrice diffèrent selon les bits. Les différentes longueurs des câblages de carte annulent les différentes longueurs des câblages de l'ensemble. Par conséquent il n'est pas nécessaire que les longueurs depuis les bornes extérieures des dispositifs à semi-conducteurs jusqu'aux électrodes de connexion de la puce semi-conductrice soient identiques.
(JA)  電子回路は実装基板に第1の半導体装置(4)と第2の半導体装置(3)を有する。実装基板は前記第1の半導体装置の複数ビットの外部端子と前記第2の半導体装置の複数ビットの外部端子にビット対応で共通接続される複数の実装基板配線(201~204)を有する。実装基板配線は、前記第1の半導体装置の外部端子から前記第2の半導体装置の外部端子までの長さがビット毎に不等長であり、前記第2の半導体装置の外部端子から半導体チップの接続電極に至る組立て用配線(361~364)の長さがビット毎に不等長であり、このとき、前記実装基板配線の不等長は前記組立て用配線の不等長を相殺する関係を有する。これにより、第2の半導体装置の外部端子とその半導体チップの接続電極との間を等長にすることを要しない。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)