WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2005086552) 回路基板の製造方法および回路基板
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2005/086552    国際出願番号:    PCT/JP2005/003490
国際公開日: 15.09.2005 国際出願日: 02.03.2005
IPC:
H05K 3/06 (2006.01), H05K 3/42 (2006.01)
出願人: SHINKO ELECTRIC INDUSTRIES CO., LTD. [JP/JP]; 80, Oshimada-machi Nagano-shi, Nagano 3812287 (JP) (米国を除く全ての指定国).
MITSUBISHI PAPER MILLS LIMITED [JP/JP]; 4-2, Marunouchi 3-chome Chiyoda-ku, Tokyo 1000005 (JP) (米国を除く全ての指定国).
FUKASE, Katsuya [JP/JP]; (JP) (米国のみ).
SAKAI, Toyoaki [JP/JP]; (JP) (米国のみ).
IRISAWA, Munetoshi [JP/JP]; (JP) (米国のみ).
KOMURO, Toyokazu [JP/JP]; (JP) (米国のみ).
KANEDA, Yasuo [JP/JP]; (JP) (米国のみ).
NATSUKA, Masanori [JP/JP]; (JP) (米国のみ).
AIZAWA, Wakana [JP/JP]; (JP) (米国のみ)
発明者: FUKASE, Katsuya; (JP).
SAKAI, Toyoaki; (JP).
IRISAWA, Munetoshi; (JP).
KOMURO, Toyokazu; (JP).
KANEDA, Yasuo; (JP).
NATSUKA, Masanori; (JP).
AIZAWA, Wakana; (JP)
代理人: OGURI, Shohei; Eikoh Patent Office 7-13, Nishi-Shimbashi 1-chome Minato-ku, Tokyo 1050003 (JP)
優先権情報:
2004-059627 03.03.2004 JP
2004-059629 03.03.2004 JP
2004-059630 03.03.2004 JP
2004-059631 03.03.2004 JP
2004-059632 03.03.2004 JP
2004-059633 03.03.2004 JP
2004-059634 03.03.2004 JP
2004-059635 03.03.2004 JP
2004-362991 15.12.2004 JP
2004-362992 15.12.2004 JP
2004-362993 15.12.2004 JP
2004-362994 15.12.2004 JP
2004-362995 15.12.2004 JP
2004-362996 15.12.2004 JP
2004-362997 15.12.2004 JP
2004-362998 15.12.2004 JP
発明の名称: (EN) CIRCUIT BOARD MANUFACTURING METHOD AND CIRCUIT BOARD
(FR) METHODE DE FABRICATION DE CARTE DE CIRCUIT IMPRIME ET CARTE DE CIRCUIT IMPRIME
(JA) 回路基板の製造方法および回路基板
要約: front page image
(EN)A circuit board manufacturing method is provided as means for solving the problem of misalignment between a land and a hole caused by the alignment carried out when an etching resist layer and a plating resist layer are formed. The method is characterized by comprising the steps of forming a first resin layer on the surface of an insulating substrate having a conductive layer on the surface and on the inner wall of a through hole and/or a blind hole, forming a second resin layer insoluble or hardly soluble in a developer for the first resin layer on he first resin layer on the surface conductive layer, and removing the first resin layer over the hole by using the developer for the first resin layer. Another circuit board manufacturing method is provided which comprises a step of uniformly charging the surface of the first resin layer and inducing a potential difference between the first resin layer over the hole and the first resin layer on the surface conductive layer before forming the second resin layer. Further, a circuit board having a hole with less misalignment and with high precision is provided.
(FR)Une méthode de fabrication de carte de circuit imprimé est fournie comme moyen de résoudre le problème de mésalignement entre une pastille et un trou causé par l'alignement effectué lors de la formation d'une couche de réserve de gravure et d'une couche de réserve de métal. La méthode est caractérisée par le fait qu'elle comprend les étapes de la formation d'une première couche de résine sur la surface d'un substrat isolant ayant une couche conductrice sur la surface de la paroi intérieure d'un trou débouchant et/ou d'un trou borgne, formant une seconde couche de résine insoluble ou à peine soluble dans un révélateur pour la première couche de résine sur la première couche de résine sur la couche conductrice de surface, et supprimant la première couche de résine couvrant le trou en utilisant le révélateur pour la première couche de résine. Une autre méthode de fabrication de carte de circuit imprimé est fournie et comprend une étape de charger uniformément la surface de la première couche de résine et de déclencher une différence de potentiel entre la première couche de résine couvrant le trou et la première couche de résine sur la couche conductrice de surface avant de former la seconde couche de résine. En outre, une carte de circuit imprimé ayant un trou avec moins de mésalignement et avec haute précision est fournie.
(JA)回路基板の製造方法において、エッチングレジスト層およびめっきレジスト層を形成する際の位置合わせが原因となり発生していたランドと孔の位置ずれの問題を解決する手段として、表面および貫通孔または/および非貫通孔の内壁に導電層を有する絶縁性基板の表面に第一樹脂層を形成する工程、表面導電層上の第一樹脂層上に、第一樹脂層用現像液に不溶性または難溶性の第二樹脂層を形成する工程、第一樹脂層用現像液によって孔上の第一樹脂層を除去する工程を含むことを特徴とする回路基板の製造方法、および、第二樹脂層を形成する前に、第一樹脂層表面を一様に帯電させて、孔上の第一樹脂層と表面導電層上の第一樹脂層とに電位差を誘起させる工程を含む回路基板の製造方法を提供する。また、位置ずれの少ない高精度の孔を有する回路基板を提供する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)